4 仿真結(jié)果
為了研究連續(xù)相位技術(shù)對QAM調(diào)制性能的影響，利用計算機進行了模擬仿真實驗。圖7是普通16QAM調(diào)制和連續(xù)相位16QAM調(diào)制的頻譜對比圖(過渡區(qū)寬 度選為1／4個碼元周期)。圖中橫軸表示歸一化頻差(f一fc)Tb，縱軸表示功率譜密度。圖7中虛線表示普通QAM調(diào)制的單邊功率譜，實線表示連續(xù)相位 QAM調(diào)制的單邊功率譜。對比圖中各諧波分量，除主峰和第l諧波峰不變外，第2、3、4峰分別下降了1．27dB、8．19dB和15．7dB，從第5峰 開始均下降20dB以上；從整體上比較，兩者的平均功率在2：1左右。由于有用信息主要存在于主峰及其附近區(qū)域，現(xiàn)在主峰和第1諧波峰與普通QAM調(diào)制時 一樣，這就說明相位連續(xù)技術(shù)在壓縮頻帶的同時，有用信息不會因此而丟失。

由于在過渡區(qū)依據(jù)連續(xù)函數(shù)S(t)進行變化，所以經(jīng)過相位連續(xù)化處理后的信號相對于普通QAM調(diào)制信號在波形上存在一定程度的“失真”。為了確定這種改變 對QAM調(diào)制傳送信息數(shù)據(jù)可靠性的影響，利用蒙特卡羅仿真方法產(chǎn)生了連續(xù)相位QAM調(diào)制在高斯噪聲信道下的誤碼率曲線，如圖8中點線所示。為了便于對比， 圖8中還繪出了在同樣條件下普通QAM調(diào)制的誤碼率仿真曲線(如圖中帶*線所示)。對比兩條曲線可以看出，在低信噪比時，連續(xù)相位QAM的誤碼性能要略差 于普通QAM，但相差很??；在高信噪比時，兩條曲線幾乎重合。這是由于僅在過渡區(qū)對QAM調(diào)制進行連續(xù)化處理，碼元的主要區(qū)間內(nèi)相位沒有受影響，而在解調(diào) 時，判決又選擇碼元的主要區(qū)間，所以采用連續(xù)相位技術(shù)后QAM調(diào)制的抗噪性能與普通QAM調(diào)制幾乎一致。

5 連續(xù)相位QAM調(diào)制器的FPGA實現(xiàn)
連續(xù)相位QAM調(diào)制器的電路結(jié)構(gòu)如圖9所示。整體上由FPGA器件和D／A器件以及濾波器等組成。其中FPGA器件實現(xiàn)連續(xù)相位QAM調(diào)制所必須的串并轉(zhuǎn) 換、相差選擇，相位連續(xù)等功能；D／A器件主要把FPGA器件輸出的數(shù)字信號轉(zhuǎn)換成模擬信號，并通過濾波放大處理以便于發(fā)送出去。

圖9中串并轉(zhuǎn)換模塊將輸入的數(shù)據(jù)按奇偶位分開，變成兩路并行的數(shù)據(jù)，以便于QAM進行相位選擇。相差選擇電路實際上是一個存儲器，其中存放QAM調(diào)制可能 的相位跳變值，每一個經(jīng)8位量化，以串并轉(zhuǎn)換模塊的輸出值作為該存儲器的地址碼，來決定選相電路的輸出。接下去的二選一選擇器是為實現(xiàn)連續(xù)相位QAM調(diào)制 功能引入的，該選擇器的控制端與雙可預(yù)置值計數(shù)器的輸出端相連，此計數(shù)器的特點是具有兩個預(yù)置值，從預(yù)置值l遞減到零的過程為兩個相鄰碼元的相位連續(xù)變化 的階段，此時計數(shù)器輸出為0，則二選一選擇器開通0通道，因此相位跳變值進入O通道，實現(xiàn)相位的連續(xù)化，即相位從θk-1開始，經(jīng)過△θk(t)S(t) 的作用，由θk-1連續(xù)變化到θk-1+△θk(t)；當預(yù)置值l遞減到零后，意味著過渡階段結(jié)束，此時計數(shù)器內(nèi)部由0變到預(yù)置值2，并由預(yù)置值2開始遞 減(直至減到0再翻轉(zhuǎn)回預(yù)置值1)，與此同時計數(shù)器的輸出由0翻轉(zhuǎn)為l，二選一選擇器開通1通道，進入正常的QAM的相位值，產(chǎn)生碼元的相位主要部分。所 以通過改變不同的預(yù)置值l、2，可以改變過渡區(qū)和主要部分所占比例，產(chǎn)生不同的相位連續(xù)化效果，也即過渡區(qū)寬度是可控的。
0通道實現(xiàn)相位的連續(xù)化功能，由存儲器、乘法器、加法器和寄存器2等構(gòu)成。存儲器中存放的是連續(xù)函數(shù)S(t)抽樣后的量化值，考慮到雖然FPGA器件的集 成度越來越高，內(nèi)部容量越來越大，但片內(nèi)資源畢竟有限，因而選取S(t)的64個均勻抽樣點，經(jīng)8位量化后存入該存儲器，實驗表明該量化精度足以滿足使用 需要。8位乘法器完成相位跳變值△θk(t)與S(t)的乘積運算。寄存器2為兩個通道共用的部件，其中存放的是上一次的相位值θk-1，與乘法器的輸出 相加后即得到θk-1+△θk(t)S(t)。
1通道由兩個寄存器和一個加法器構(gòu)成，其中寄存器1存放選相電路輸出的相位跳變值△θk(t)，與寄存器2中存放的相位值θk-1，相加即得到當前相位值 θk=θk-1+△θk(t)，此過程緊接在相位連續(xù)化完成后，并同時將和值轉(zhuǎn)入寄存器2中，為下一次相位連續(xù)化做準備。轉(zhuǎn)換存儲器實際上由兩個存儲器組 成，分別存放θk所對應(yīng)的正弦和余弦值，以θk的量化值作為地址碼通過查找表的方式分別由兩個支路Ik，Qk輸出。這部分電路占用大量內(nèi)部資源，要求選用 的FPGA具有足夠的容量。sinwt，coswt存儲器中分別存放著載波的正、余弦值，根據(jù)采樣定理和實驗分析，把一個正、余弦波周期采樣32個點，經(jīng) 過8位量化，恢復(fù)出來的波形足夠光滑。兩個支路Ik，Qk分別與載波的正、余弦值相乘后，再相加即實現(xiàn)了連續(xù)相位QAM調(diào)制，當然此時輸出的還是數(shù)字信 號，再經(jīng)過D／A轉(zhuǎn)換和相應(yīng)濾波處理后，就變成模擬信號。

6 部分實驗結(jié)果
選用XILINX公司的FPGA器件Virtex XVV3006fg456作為目標芯片對16QAM調(diào)制進行了實驗，該FPGA的規(guī)模為32萬門，內(nèi)部含1536個CLB(可配置邏輯單元)。FPGA內(nèi) 部功能由VHDL語言進行描述，VHDL語言代碼己通過XILINX ISE軟件的仿真、綜合和布局布線。根據(jù)綜合結(jié)果報告，調(diào)制器占用1953個Slice(占63%)，使用了2262個Slice觸發(fā)器(占36%)和 3536個4輸入LUT表(占58%)。整個FPGA的速度可達到55．87MHz，滿足一般高速數(shù)據(jù)的傳輸要求。
調(diào)制器實驗利用偽隨機碼發(fā)生器產(chǎn)生信息數(shù)據(jù)，設(shè)置雙可預(yù)置值計數(shù)器的兩個預(yù)置值之比為1：3，這樣過渡區(qū)寬度占每個碼元寬度的l／4，選用TLC7528型8位D／A轉(zhuǎn)換器進行數(shù)模轉(zhuǎn)換，經(jīng)由TL084放大器構(gòu)成的低通濾波器后輸出已調(diào)信號。
用TEKTRONIX2221A型數(shù)字存儲式示波器觀測實驗結(jié)果，圖10(b)是輸出的連續(xù)相位16QAM調(diào)制信號波形，為了便于比較，圖10(a)中給 出普通16QAM調(diào)制在相同條件下的輸出波形，從圖10中可以看出兩種調(diào)制信號僅在相鄰碼元之間的過渡區(qū)有所不同，普通16QAM調(diào)制信號存在的尖銳跳變 在連續(xù)相位16QAM中則相對平緩得多，而在過渡區(qū)結(jié)束后，進入每一個碼元的主要部分時兩種調(diào)制的波形是一致的。

7 結(jié)束語
連續(xù)相位QAM調(diào)制技術(shù)可以在不影響QAM調(diào)制可靠性的同時，大幅壓縮諧波分量，提高頻譜利用率。這在頻率資源日益寶貴的今天，具有特別重要的意義。
隨著FPGA技術(shù)的發(fā)展，大規(guī)模FPGA的容量在不斷增大，價格在不斷下降，這使得集成復(fù)雜的算法成為可能。用它將實現(xiàn)連續(xù)相位QAM調(diào)制所需的大部分功 能封裝于其中，將有利于通信系統(tǒng)實現(xiàn)小型化和集成化，并可提高系統(tǒng)的穩(wěn)定性。另外，由于FPGA器件具有在線可編程性，可以很方便地進行系統(tǒng)升級和修改， 以滿足不同應(yīng)用場合的需要。