色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 手機(jī)與無線通信 > 設(shè)計應(yīng)用 > 1553B總線網(wǎng)絡(luò)存儲器設(shè)計方案

          1553B總線網(wǎng)絡(luò)存儲器設(shè)計方案

          作者: 時間:2011-08-22 來源:網(wǎng)絡(luò) 收藏
          FPGA內(nèi)部的工作流程如圖3所示。

          本文引用地址:http://cafeforensic.com/article/155874.htm

          FPGA內(nèi)部工作流程
          圖3 FPGA內(nèi)部工作流程

            系統(tǒng)平時處于待機(jī)狀態(tài),當(dāng)命令幀到來時會引起中斷,中斷子程即通過altera_avalon__getframe()解讀命令幀的內(nèi)容,確定是讀取還是寫入,讀取或?qū)懭霐?shù)據(jù)的長度,數(shù)據(jù)的特征作為下次讀取的標(biāo)志,確實無誤后,開始讀取或?qū)懭搿?/p>

            的管理與其他應(yīng)用中不同的有兩點:在每次寫入后,必須將寫入的數(shù)據(jù)作一個標(biāo)志,以方便以后讀取;另外,還要計算剩余存儲的容量,在下一次需要寫入數(shù)據(jù)時判斷是否可以容納下本次存儲。的主結(jié)點在使用完畢數(shù)據(jù)后也需要提供信號來清空存儲以釋放資源。


          上一頁 1 2 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉