通常情況下，在設(shè)計基于FPGA的大型信號處理系統(tǒng)的時候，設(shè)計人員往往需要進(jìn)行費(fèi)時費(fèi)力的仿真。以Xilinx System Generator for DSP為代表的FPGA設(shè)計工具，通過提供可靠的硬件在環(huán)接口（該接口可以直接將FPGA硬件置入設(shè)計仿真），來解決這種問題。 　　
通過在硬件上模擬部分設(shè)計，這些接口可以大大提高仿真的速度——通?？梢蕴岣咭粋€甚至多個數(shù)量級。使用硬件在環(huán)還可以讓設(shè)計人員實時進(jìn)行FPGA硬件調(diào)試和驗證。
　　
System Generator for DSP 可以為多類FPGA開發(fā)平臺提供硬件在環(huán)接口。這些平臺通常通過不同的物理接口和PC建立通信。舉例來說，一個JTAG協(xié)仿真接口可以允許任何一個具備JTAG頭和Xilinx FPGA的FPGA板在System Generator for DSP內(nèi)部進(jìn)行協(xié)仿真。其它類型的板卡，比如XtremeDSPTM開發(fā)工具套件，是通過PCI總線進(jìn)行通信的。直到最近以來，具有高存儲帶寬和吞吐率要求的系統(tǒng)協(xié)仿真（例如視頻和圖像處理），還只能在那些通過PCI或者是PCMCIA接口直接與PC建立通信的開發(fā)板上進(jìn)行。
　　
基于以太網(wǎng)的協(xié)仿真
　　
System Generator for DSP 8.1內(nèi)含一個全新的以太網(wǎng)協(xié)仿真接口，該接口首次讓Xilinx ML402 評估平臺具備了高帶寬協(xié)仿真的能力。ML402開發(fā)板將直接通過標(biāo)準(zhǔn)以太網(wǎng)電纜或者通過網(wǎng)絡(luò)遠(yuǎn)程連接到計算機(jī)上。
　　
接口的核心是Xilinx三態(tài)以太網(wǎng)MAC核，它可以支持10/100/1000 Mbps半雙工和全雙工操作模式。當(dāng)設(shè)計人員通過使用以太網(wǎng)硬件協(xié)仿真接口生成一個設(shè)計的時候，System Generator for DSP將自動在設(shè)計周圍建立必要的邏輯，從而在仿真的過程中，通過以太網(wǎng)連接與FPGA進(jìn)行通信（圖1）。 你還可以雙擊任意一個設(shè)計的System Generator模塊打開它的參數(shù)配置對話框，從而生成一個用于以太網(wǎng)硬件協(xié)仿真的設(shè)計。在編譯菜單下，從硬件協(xié)仿真菜單中選擇ML402/Ethernet編譯（參見圖2）。你可以在兩種不同的以太網(wǎng)協(xié)仿真模式中進(jìn)行選擇。

　　
基于網(wǎng)絡(luò)的協(xié)仿真
　　
基于網(wǎng)絡(luò)的接口可以讓開發(fā)人員對那些連至標(biāo)準(zhǔn)IPv4網(wǎng)絡(luò)的FPGA硬件進(jìn)行協(xié)仿真。由于IPv4這種網(wǎng)絡(luò)幾乎無處不在，基于網(wǎng)絡(luò)的接口，為與連接至有線或者無線網(wǎng)絡(luò)的遠(yuǎn)程FPGA開發(fā)板建立通信提供了一條便捷的途徑。該接口在后臺管理著通信細(xì)節(jié)和錯誤處理過程（在丟包后重新進(jìn)行傳送）。System Generator for DSP通過分析ML402板的IP地址來決定在協(xié)仿真過程中與哪個平臺進(jìn)行通信（圖3）。