PLD歷經(jīng)三個(gè)階段

PLD（可編程邏輯器件）產(chǎn)業(yè)經(jīng)歷了三個(gè)發(fā)展階段。第一階段：1994~1997年，市場對PLD的接受期，人們普遍用PLD來進(jìn)行樣機(jī)開發(fā)驗(yàn)證；第二個(gè)階段：1998~2001年，是“互聯(lián)網(wǎng)泡沫”期，整個(gè)行業(yè)出現(xiàn)巨大的總體性增長；第三階段：2002年到現(xiàn)在，是PLD產(chǎn)品化階段，PLD廠商把關(guān)注的重點(diǎn)放在FPGA和大批量產(chǎn)品的增長上。

在過去12年中，CPLD與FPGA業(yè)務(wù)所占的百分比發(fā)生了巨大的變化。1994，整個(gè)行業(yè)年收入的2/3來自于CPLD；2005，CPLD的比重下降為1/4。FPGA隨著時(shí)間的推移，性能在不斷提高，成本不斷下降，從而截取了CPLD的很多業(yè)務(wù)，CPLD的出路在于結(jié)構(gòu)上更多地采用FPGA的優(yōu)勢，例如Altera的MAX－II是一種FPGA和CPLD混合的架構(gòu)。

FPGA應(yīng)用的變遷

FPGA最初是一種面向樣機(jī)驗(yàn)證的商業(yè)模式，即以FPGA來驗(yàn)證工程設(shè)計(jì)，也許還可以用于小批量的生產(chǎn)，但很快也就轉(zhuǎn)向ASIC來實(shí)現(xiàn)大批量生產(chǎn)。工程人員遇到的問題就是：什么時(shí)候從FPGA轉(zhuǎn)換到ASIC？要達(dá)到何種水平才適合？成本曲線是什么樣的？歸根結(jié)蒂是成本。當(dāng)時(shí)，PLD的芯片尺寸很大，因此極為昂貴。

在泡沫期，作為樣機(jī)的定律被打破了，因?yàn)樵谀且粫r(shí)期，人們更為關(guān)注的是上市時(shí)間和標(biāo)新立異。于是，人們用PLD來進(jìn)行樣機(jī)開發(fā)，然后又將PLD留在系統(tǒng)中，因?yàn)轭櫩突ǖ闷疱X，用戶也愿意以溢價(jià)來付帳。這使得可編程邏輯行業(yè)在這一時(shí)期獲得了超常規(guī)的發(fā)展。

如今，這一好夢已經(jīng)結(jié)束。如果你考察當(dāng)前的行業(yè)狀況，發(fā)現(xiàn)人們都在關(guān)注成本，但不一定需要像原來那樣快速地完成創(chuàng)新。因此，人們會(huì)很快將FPGA從系統(tǒng)中取出。這時(shí)，如果PLD公司不進(jìn)行變革，市場就會(huì)很快飽和。

PLD公司的戰(zhàn)略

如果不能真正降低總體的成本，在進(jìn)軍大批量市場時(shí)取得的成功就很有限。各家公司采取了不同的做法。Altera的戰(zhàn)略是：首先，重新進(jìn)行工程設(shè)計(jì)，開發(fā)出具有高密度、高性能的FPGA產(chǎn)品線Stratix。其次，在整個(gè)產(chǎn)品庫中，Altera還采取了兩個(gè)辦法，目的是專注于批量：一是HardCopy, HardCopy是一種結(jié)構(gòu)化ASIC，其工程開發(fā)目標(biāo)是自動(dòng)從FPGA轉(zhuǎn)換為較低成本的ASIC芯片，使相同功能下芯片尺寸減小幅度達(dá)70％，成本可下降90%，使Altera有望未來1、2年內(nèi)進(jìn)入一個(gè)18億美元規(guī)模的市場；另一個(gè)措施也是Altera在業(yè)界首開先河的辦法，就是推出一系列專用的小芯片F(xiàn)PGA，即Cyclone系列，這一小尺寸FPGA可以投入批量很大的制造中，因?yàn)樗鼈冎饕槍Φ统杀臼袌觥?

總之，未來幾年內(nèi)，PLD行業(yè)將以17％的年復(fù)合增長率發(fā)展，結(jié)構(gòu)化ASIC產(chǎn)品等創(chuàng)新產(chǎn)品使PLD不斷獲得附加的機(jī)會(huì)。CPLD衰退帶來的拖累已經(jīng)結(jié)束，CPLD正在隨著FPGA的發(fā)展以相同速度增長。一度采取的向“價(jià)格優(yōu)于性能”策略的轉(zhuǎn)變措施帶來了低價(jià)的產(chǎn)品，PLD產(chǎn)業(yè)有望加速增長。