摘要：為實現(xiàn)某基帶中頻調(diào)制設備的全數(shù)字、低故障率、小型化和可重組目標，采用基于CPCI總線技術(shù)和軟件重組等設計方法完成了數(shù)字化中頻調(diào)制器的設計。測試和應用結(jié)果表明，該調(diào)制器各項技術(shù)指標滿足設計要求、各項功能正常，工作穩(wěn)定。通過軟件重組，可滿足現(xiàn)有通用雷達設備的不同調(diào)制信號需求。
關(guān)鍵詞：CPCI總線；中頻調(diào)制器；FPGA；軟件無線電

隨著測控領(lǐng)域各項技術(shù)的不斷推進，目前，通用的測控裝備基帶分系統(tǒng)已經(jīng)進入了全數(shù)字化的第四代模式。
較傳統(tǒng)意義上的基帶設備，第四代基帶設備由于采用了CPCI總線硬件平臺、千萬門級FPGA和高性能DSP芯片以及軟件可重組設計技術(shù)，因此其具有可靠性高、通用性強、功能可重組等優(yōu)勢。中頻調(diào)制器是基帶分系統(tǒng)的核心器件，主要完成基帶中頻發(fā)射信號的產(chǎn)生、提供基帶接收機接收解調(diào)參考基準信號、接收解調(diào)時統(tǒng)信號等功能。按照軟件無線電的思想設計實現(xiàn)調(diào)制器，在同一個硬件平臺上，通過配置不同的軟件模塊來實現(xiàn)不同的調(diào)制信號，縮短研制周期，避免因調(diào)制體制的變化而產(chǎn)生諸多問題；同時，由于數(shù)字器件的一致性較好，使得基于軟件無線電的通用調(diào)制器的制造和測試成本大幅降低；此外，還能應用先進的信號處理技術(shù)提高信號的調(diào)制特性，增強調(diào)制器的靈活性和擴展性。

1 系統(tǒng)方案設計
1．1 系統(tǒng)組成
基于CPCI總線的中頻調(diào)制器將模擬與數(shù)字電路分離，以前后板方式安裝于工控機內(nèi)，硬件構(gòu)成上主要包括調(diào)制器信號處理板、淵制器信道盒。
1．1．1 調(diào)制器信號處理板
調(diào)制器信號處理板為CPCI標準板卡(前板)結(jié)構(gòu)，電路框圖如圖1所示，硬件電路主要由以下幾部分構(gòu)成：

(1)主控FPGA、PCI接口、雙口RAM，主要完成對板卡的功能重組控制、PCI總線數(shù)據(jù)接收、發(fā)送功能。
(2)功能可重組FPGA1及其外圍器件、DSP及其外圍器件。FPGA1加載中頻調(diào)制器測距信號產(chǎn)生、噪聲源模塊。DSP用于調(diào)制器單元的控制等功能。
(3)D／A變換器1，2。D／A變換器工作頻率可以到1 GHz，可以直接產(chǎn)生70 MHz的中頻信號；板卡配備2片高速D／A，具備雙通道中頻調(diào)制輸出能力。在本基帶中D／A變換器1輸出上行中頻調(diào)制信號。D／A變換器2在中頻閉環(huán)測試時用，輸出高斯白噪聲，模擬信道噪聲。
1. 1．2 調(diào)制器信道盒
調(diào)制器信道盒安裝于CPCI標準板卡(后板)。上行中頻信道框圖見圖2。信號支路采用(68±1．7)MHz和(70±16．2)MHz兩種濾波器。在工作狀態(tài)時產(chǎn)生的(68±1．625)MHz(68 MHz載波，1 MHz高側(cè)音，125 Kb／s的PN碼，上行掃描范圍±500 kHz)上行信號通過(68±1．7)MHz濾波器輸出。在設備自檢狀態(tài)時產(chǎn)生的(70．08±16．105)MHz或(69．92±16．105)MHz(70．08 MHz或69．92 MHz載波，最大14．5 MHz副載波，1 MHz高側(cè)音，125 Kb／s的PN碼，下行多普勒范圍±400 kHz)模擬下行信號通過(70±16．2)MHz濾波器輸出。噪聲支路采用(70±16．2)MHz的濾波器，輸出模擬下行通道噪聲。