摘要：本文介紹了基于PCI總線的DSP數(shù)字信號處理板的硬件結(jié)構，并具體的討論了它在設計中的應用方法。
 
關鍵詞：PCI總線，DSP, PCI9054。
 
引言 

以INTEL公司為主推出的PCI總線規(guī)范。采用PCI總線設備所具有的配置空間以及PCI總線通過橋接電路與CPU相連的技術使PCI總線具有廣泛的適應性，同時能滿足高速設備的要求。 

另一方面，DSP的發(fā)展也異常迅速。ADI公司于2001年發(fā)布了其高性能TigerSHARC系列DSP的新成員，采用這樣系列的芯片，可研制出處理能力更強，體積更小，開發(fā)成本更低，性價比更高的信號處理機。并廣泛地應用于信號處理、通信、語音、圖像和軍事等各個領域。

TS101S介紹

本系統(tǒng)采用美國ADI公司的高性能TigerSHARC 101S作為主處理器，簡稱TS101S。ADSP TS101S處理支持32bit和64bit浮點，以及8、16、32和64bit定點處理。它的靜態(tài)超量結(jié)構使DSP每周期能執(zhí)行多達4條指令，進行24個16bit定點運算和6個浮點運算。其內(nèi)部有三條相互獨立的128bit寬度和內(nèi)部數(shù)據(jù)總線，每條連接三個2Mbit內(nèi)部存儲塊中的一個，提供4字的數(shù)據(jù)、指令及I/O訪問和14.4Gbyte/S的內(nèi)部存儲帶寬。以300MHZ時鐘運行時，其內(nèi)核指令周期為3.3ns。在發(fā)揮其單指令多數(shù)據(jù)特點后，ADSP TS101S可以提供每秒24億次40bitMAC運算或6億次80bitMAC運算。以300MHz時鐘運行時，完成1024點復數(shù)FFT（基2）時間僅32.78us。1024點輸入50抽頭FIR需91.67us。
ADSP TS101S有強大的鏈路口傳輸功能，每個鏈路口傳輸速度已達到250Mbyte/S?？偟逆溌窋?shù)據(jù)率達1Gbyte/S（4個鏈路口），已經(jīng)超過了外部口的傳輸速率（800Mbyte/S）。

信號處理機的硬件結(jié)構

系統(tǒng)結(jié)構主要包括A/D轉(zhuǎn)換、數(shù)據(jù)存儲、邏輯控制，時鐘分配和數(shù)據(jù)傳輸五大模塊。以DSP為核心處理單元的信號處理機是以PCI插卡的形式直接插入計算機的PCI總線插槽中。信號處理機通過PCI接口芯片與PCI總線連接，其功能是實現(xiàn)PC機與信號處理機之間數(shù)據(jù)傳輸和存儲。其系統(tǒng)結(jié)構圖如圖1：

 
                               圖1系統(tǒng)結(jié)構圖

其中A/D轉(zhuǎn)換器采用AD公司16位高精度A/D芯片AD976ARS，它是采用電荷重分布技術的逐次逼近型模數(shù)轉(zhuǎn)換器，器結(jié)構比傳統(tǒng)逼近型ADC簡單，且不再需要完整的模數(shù)轉(zhuǎn)換器作為核心。AD976ARS具有以下特點：
*它是16位的高精度A/D，可以做到16位不失碼。
*帶有高速并行接口。
*轉(zhuǎn)換速度為200ksps。
*可選內(nèi)部或外部的2.5V參考電源。
*帶有片上時鐘。

可直接接運放AD8033輸出，其中AD8033是低功耗、高精度的運放，這里接成跟隨器模式。轉(zhuǎn)換時鐘由CPLD給出(R/C)信號，CPLD轉(zhuǎn)接DSP1的TMR0E，并倒相后形成R/C信號，這樣，數(shù)據(jù)采集的周期由DSP的定時器控制，可以實現(xiàn)周期可調(diào)的。又將AD976AARS的BUSY信號引入到CPLD，用于鎖存A/D轉(zhuǎn)換數(shù)據(jù)。運放與A/D的電路結(jié)構如圖2：
 
                       
系統(tǒng)采用1片CPLD（EMP3256）作A/D轉(zhuǎn)換輸入數(shù)據(jù)鎖存、產(chǎn)生DSP所需的復位信號等。同時，CPLD還要完成PCI橋的一些控制信號的生成、轉(zhuǎn)接。實際上也就是作為PCI局部總線的仲裁器，它對PCI接口芯片和DSP提出的占用局部總線的請求進行仲裁，協(xié)調(diào)它們之間的邏輯關系，使局部總線上的操作順利進行。系統(tǒng)還采用了兩片16K