快速反應(yīng)智能安全監(jiān)控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
(3)FPGA負(fù)責(zé)實(shí)現(xiàn)系統(tǒng)的邏輯、輸出控制以及內(nèi)部緩存的時(shí)序控制。為實(shí)現(xiàn)圖像的實(shí)時(shí)采集和處理，需要視頻采集和圖像處理并行工作。采集到的圖像數(shù)據(jù)送到DSP前的緩存接口設(shè)計(jì)是關(guān)鍵，設(shè)計(jì)的優(yōu)劣直接影響到系統(tǒng)的反應(yīng)速度。要提高數(shù)據(jù)緩存讀取速度，可利用FPGA內(nèi)部資源構(gòu)建高速雙口RAM作為內(nèi)部緩存，使數(shù)據(jù)幀處理交替進(jìn)行，從而實(shí)現(xiàn)數(shù)據(jù)采集與處理同時(shí)進(jìn)行，其內(nèi)部結(jié)構(gòu)如圖2的虛線(xiàn)框內(nèi)所示。采集到的數(shù)字視頻信號(hào)先經(jīng)過(guò)濾波處理，之后送入邏輯單元A，A負(fù)責(zé)產(chǎn)生時(shí)鐘及數(shù)據(jù)邏輯控制。輸入的視頻數(shù)據(jù)信號(hào)在A的控制下，進(jìn)入到緩沖器寄存器B和C，在控制單元D的控制下，送到雙口RAM。為了實(shí)現(xiàn)實(shí)時(shí)圖像采集和處理，使得FPGA對(duì)圖像數(shù)據(jù)的緩沖和DSP對(duì)圖像數(shù)據(jù)的讀取同步進(jìn)行，將RAM分成相等的2塊，即RAM1和RAM2。在系統(tǒng)工作的過(guò)程中，一塊用于緩沖圖像數(shù)據(jù)，F(xiàn)PGA分類(lèi)緩沖后的圖像信號(hào)寫(xiě)入該存儲(chǔ)區(qū)；另一塊則由DSP用于對(duì)圖像數(shù)據(jù)的讀取，DSP可以直接對(duì)這個(gè)存儲(chǔ)區(qū)的數(shù)據(jù)進(jìn)行運(yùn)算。該緩存結(jié)構(gòu)的另一特點(diǎn)是FPGA和DSP對(duì)雙口RAM的尋址是來(lái)回切換的。因?yàn)镈SP讀取RAM的速度大于FPGA寫(xiě)RAM的速度，所以切換信號(hào)僅由FPGA發(fā)出。當(dāng)FPGA分類(lèi)緩沖數(shù)據(jù)寫(xiě)滿(mǎn)RAM1時(shí)，F(xiàn)PGA向DSP發(fā)出一個(gè)中斷信號(hào)，此時(shí)DSP讀取RAM1中的數(shù)據(jù)，同時(shí)FPGA的緩沖數(shù)據(jù)寫(xiě)入RAM2。當(dāng)RAM2中數(shù)據(jù)寫(xiě)滿(mǎn)時(shí)，F(xiàn)PGA再向DSP發(fā)出中斷信號(hào)，DSP讀取RAM2中的數(shù)據(jù)，同時(shí)FPGA的緩沖數(shù)據(jù)RAM1。如此交替實(shí)現(xiàn)圖像數(shù)據(jù)讀寫(xiě)同時(shí)進(jìn)行，從而提高了數(shù)據(jù)處理的速度。本文引用地址：http://cafeforensic.com/article/163068.htm
FPGA的選擇較為關(guān)鍵，內(nèi)部RAM的資源決定系統(tǒng)的反應(yīng)速度。在原有一代系統(tǒng)中選用的FPGA資源較少，不足以存儲(chǔ)一幀圖像，因此數(shù)據(jù)的讀寫(xiě)只能分塊進(jìn)行，需要控制邏輯較為復(fù)雜，同時(shí)也降低了整個(gè)系統(tǒng)的速度。對(duì)于一幀720×576的圖像，共有414 720像素，每個(gè)像素8 bit，即共有414 KB的數(shù)據(jù)。因此可選用Altera公司的CycloneIII系列產(chǎn)品EP3C120。Cyclone III系列的FPGA采用65 nm技術(shù)，具有低功耗、低成本和高性能特點(diǎn)， EP3C120內(nèi)部擁有120K個(gè)邏輯單元(LE)，4 Mbit嵌入式存儲(chǔ)器，288個(gè)嵌入式18×18乘法器，可以滿(mǎn)足一幀圖像的存儲(chǔ)，在處理數(shù)據(jù)時(shí)可按照奇偶幀分別進(jìn)行讀寫(xiě)。
2.2 系統(tǒng)工作過(guò)程
系統(tǒng)上電或復(fù)位后，首先完成FPGA芯片的配置、對(duì)TVP5150進(jìn)行的初始化以及DSP啟動(dòng)引導(dǎo)及其外圍芯片的初始化工作，之后便開(kāi)始進(jìn)行圖像采集。利用FPGA模擬I2C口對(duì)系統(tǒng)中的其他芯片進(jìn)行控制，從攝像頭采集到的摸擬視頻信號(hào)經(jīng)過(guò)視頻解碼器轉(zhuǎn)換為數(shù)字視頻信號(hào)，經(jīng)預(yù)處理后送入DM642的視頻通道(VP端口)。在檢測(cè)到有人進(jìn)入監(jiān)視區(qū)域時(shí)，啟動(dòng)錄像功能，DM642將接收到的數(shù)字視頻信號(hào)和數(shù)字音頻信號(hào)用MPEG4標(biāo)準(zhǔn)編碼壓縮，并通過(guò)以太網(wǎng)傳送到監(jiān)控中心。同時(shí)捕捉人臉圖像并進(jìn)行身份識(shí)別，如有異常則啟動(dòng)報(bào)警程序。
3 系統(tǒng)軟件組成
對(duì)于本系統(tǒng)來(lái)說(shuō)，系統(tǒng)軟件主要包括3部分：運(yùn)動(dòng)目標(biāo)檢測(cè)、人臉的檢測(cè)定位、人臉匹配。其中人臉的檢測(cè)定位尤為關(guān)鍵，是正確識(shí)別的前提。因?yàn)閳D像的拍攝受到各種因素的干擾，如亮度、人物移動(dòng)速度、表情、著裝等，這些因素如果在檢測(cè)時(shí)不能得到有效處理，勢(shì)必會(huì)影響后期的匹配，造成識(shí)別率下降。因此，如何將人臉從背景中檢測(cè)出來(lái)，并進(jìn)行適當(dāng)?shù)奶幚怼⒎指?，是關(guān)系到識(shí)別成敗的關(guān)鍵環(huán)節(jié)，需要著重進(jìn)行處理。
3.1 運(yùn)動(dòng)目標(biāo)檢測(cè)
對(duì)于運(yùn)動(dòng)目標(biāo)的檢測(cè)，常用的方法有背景差值法、圖像差分法、光流分割法和模式匹配法。由于光流分割和模式匹配等方法數(shù)據(jù)計(jì)算量較大，無(wú)法滿(mǎn)足實(shí)時(shí)檢測(cè)的要求。背景差值法計(jì)算簡(jiǎn)單、速度快且檢測(cè)準(zhǔn)確，但需要在背景靜止時(shí)檢測(cè)有效，對(duì)于背景變化的場(chǎng)合不適合。對(duì)于背景變化的場(chǎng)合，可以采用圖像差分法，即通過(guò)檢測(cè)圖像序列相鄰兩幀對(duì)應(yīng)像素點(diǎn)之間灰度值的變化確定移動(dòng)的物體。設(shè)圖像定義f(x，y，i)，其中(x，y)為圖像的位置坐標(biāo)，i、j為圖像幀數(shù)，T為設(shè)定的閾值，則幀f(x，y，i)與幀f(x，y，j)之間的變化可用如下的二值差分圖像表示：
式中取值為1和0的像素分別對(duì)應(yīng)于前景（運(yùn)動(dòng)目標(biāo)區(qū)域）和背景（非運(yùn)動(dòng)區(qū)域）。
對(duì)于緩慢移動(dòng)的物體，圖像差分的變化量很小，有可能會(huì)被濾波器濾掉，解決方法是通過(guò)累積差分法ADP[2](Accumulative Difference Picture)。該法不僅可以用于可靠檢測(cè)緩慢移動(dòng)的物體，還可用于估計(jì)物體移動(dòng)速度的大小和方向以及物體尺度的大小。獲得累積差分圖像的過(guò)程如下：將圖像序列的每一幀圖像與參考圖像進(jìn)行比較，當(dāng)差值大于某一閾值時(shí)就在累積差分圖像中加1，這樣，在第i幀圖像上的累積差分圖像ADP(x，y，i)為：
通過(guò)判斷灰度值的變化，即可判斷出移動(dòng)物體及其方向。
評(píng)論