鰭式電晶體(FinFET)將成晶圓廠新角力戰(zhàn)場。為卡位16/14納米市場商機，臺積、聯(lián)電和格羅方德(GLOBALFOUNDRIES)正傾力投資FinFET技術(shù)，并各自祭出供應(yīng)鏈聯(lián)合作戰(zhàn)策略，預(yù)計將于2014～2015年陸續(xù)投入量產(chǎn)，讓晶圓代工市場頓時硝煙彌漫。

　　FinFET制程將成晶圓廠新的角力戰(zhàn)場。為卡位16/14納米市場商機，并建立10納米發(fā)展優(yōu)勢，臺積電、聯(lián)電和格羅方德正傾力投資FinFET技術(shù)，并已將開戰(zhàn)時刻設(shè)定于2014?2015年;同時也各自祭出供應(yīng)鏈聯(lián)合作戰(zhàn)策略，期抗衡英特爾和三星等IDM的規(guī)模優(yōu)勢，讓整個晶圓代工市場頓時硝煙彌漫。

　　鰭式電晶體(FinFET)技術(shù)可有效控管電晶體閘極漏電流問題，并提高電子移動率，因而能大幅提升晶片運算效能同時降低功耗，現(xiàn)已成為全球晶圓廠邁向下一個制程節(jié)點的唯一途徑。一線大廠正紛紛以混搭20納米制程的方式，加速14或16納米FinFET量產(chǎn)腳步，搶先圈地市場商機。

　　其中，IBM授權(quán)技術(shù)陣營中的聯(lián)電、格羅方德(GLOBALFOUNDRIES)和三星(Samsung)，皆預(yù)計在2014年以14納米FinFET前段閘極結(jié)合20納米后段金屬導線(BEOL)制程的方式達成試量產(chǎn)目標;而臺積電為提早至2015年跨入16納米FinFET世代，初版方案亦可望采用類似的混搭技術(shù)，足見此設(shè)計方式已成為晶圓廠進入FinFET世代的共通策略。

　　縮短開發(fā)時程　晶圓廠競逐FinFET混搭制程

　　由于各家廠商均將FinFET視為下一階段的制程布局重點，且邁入16/14納米的起跑點相當靠近，可望打破臺積電在28納米制程一支獨秀的局面，使晶圓廠之間的競爭態(tài)勢更加激烈且膠著。

　　聯(lián)華電子市場行銷處處長黃克勤表示，14或16納米FinFET對晶圓代工廠而言系重大技術(shù)革新，無論是立體電晶體結(jié)構(gòu)設(shè)計、材料摻雜比例、溫度和物理特性掌握的難度均大幅攀升;尤其在BEOL方面，要在短時間內(nèi)將金屬導線制程微縮至1x納米的密度相當不容易，因此各家晶圓廠遂計劃在晶圓前段閘極制程(FEOL)先一步導入FinFET，并沿用20納米BEOL方案，以縮短開發(fā)時程和減輕投資負擔。

　　其中，聯(lián)電、格羅方德和三星已先后在2012年與IBM簽訂14納米FinFET合作計劃，并分別預(yù)定于2014年底~2015年，以14納米FinFET FEOL混搭20納米MEOL/BEOL的方式導入量產(chǎn)。

　　黃克勤認為，混搭方案將是推進半導體制程提早1年演進到1x納米FinFET的關(guān)鍵布局，不僅能加速設(shè)計與測試流程，亦有助控制成本，預(yù)估晶圓代工業(yè)者初期都將采用此一架構(gòu)，待技術(shù)日益成熟后才會全面升級為純16或14納米制程?，F(xiàn)階段，聯(lián)電已授權(quán)引進IBM在半導體材料研究方面的Know-how與技術(shù)支援，將用來優(yōu)化自行研發(fā)的14和20納米混搭制程，將于2015年正式投產(chǎn)。

　　格羅方德全球業(yè)務(wù)行銷暨設(shè)計品質(zhì)執(zhí)行副總裁Mike Noonen也強調(diào)，該公司將于2014年底搶先業(yè)界推出14nm-XM制程，可充分利用現(xiàn)有20納米設(shè)備和技術(shù)資源，降低FinFET研發(fā)和制造成本，并簡化客戶新一代處理器的設(shè)計難度，盡速實現(xiàn)以立體電晶體結(jié)構(gòu)減輕閘極漏電流的目標，進而延伸摩爾定律(Moore"s Law)至新境界。

　　此外，臺積電近期也宣布2014年量產(chǎn)20納米后，將提前1年至2015年發(fā)表16納米FinFET制程，業(yè)界也預(yù)估其第一個量產(chǎn)版本將導入20納米BEOL混搭方案，才能順利在短短1年內(nèi)實現(xiàn)16納米。由此可見，一線晶圓代工業(yè)者在挺進FinFET領(lǐng)域的時間和成本壓力下，采用混搭結(jié)構(gòu)已成為一門顯學。

　　除了與同業(yè)互尬FinFET制程量產(chǎn)速度外，臺積電亦考量純晶圓代工廠進入高投資、高技術(shù)門檻的FinFET世代后，與整合元件制造商(IDM)的競爭將更為激烈，因此正積極籌組大聯(lián)盟(Grand Alliance)，串連矽智財(IP)、半導體設(shè)備/材料，以及電子設(shè)計自動化(EDA)供應(yīng)商等合作夥伴的力量，強化其在FinFET市場的競爭力。

　　臺積電董事長暨總執(zhí)行長張忠謀提到，今年臺積電雖屢創(chuàng)季營收新高，但第四季因客戶調(diào)整庫存可能出現(xiàn)微幅下滑的情形。

　　臺積電董事長暨總執(zhí)行長張忠謀坦言，隨著一線晶圓廠紛紛于2015年進入14或16納米FinFET制程后，臺積電將面臨更大的競爭壓力，特別是來自三星、英特爾等IDM大廠的威脅力道最劇，必須提早發(fā)動因應(yīng)策略。

　　由于FinFET技術(shù)更復(fù)雜、投資金額也更巨大，晶圓代工廠很難再以孤軍奮戰(zhàn)的策略進行研發(fā)，因此臺積電正如火如荼組織產(chǎn)業(yè)同盟，目前已與益華電腦(Cadence)、明導國際(Mentor Graphics)等EDA工具商，以及安謀國際(ARM)和Imagination等IP業(yè)者達成共識，未來將共同在臺積電開放創(chuàng)新平臺(OIP)上挹注創(chuàng)新技術(shù)能量，加速優(yōu)化16納米FinFET制程。

　　張忠謀認為，產(chǎn)業(yè)大聯(lián)盟重要性在于相互融合不同廠商的長處，以研制最出色的制程解決方案，這將是臺積電與IDM較勁最關(guān)鍵的優(yōu)勢。除聯(lián)合異業(yè)夥伴共同出擊外，臺積電在今明兩年都將以95?100億美元的高額資本支出，不斷擴充FinFET研發(fā)團隊和產(chǎn)能，現(xiàn)已與大客戶展開合作，搶先掌握許多16納米FinFET設(shè)計定案(Tape Out)。

　　張忠謀也強調(diào)，在FinFET時代，臺積電以晶圓代工廠的定位與IDM角逐市場還算有競爭力，但比較辛苦;若以產(chǎn)業(yè)大聯(lián)盟的方式將非常有競爭力，有信心能提供更完整的制程服務(wù)和更高品質(zhì)的晶片。

　　確保與IBM合作有成　聯(lián)電緊握14/10nm主導權(quán)

　　至于聯(lián)電近期則進一步擴大與IBM的合作計劃，全力沖刺14和10納米FinFET制程量產(chǎn)。不過，聯(lián)電也不忘記取當初發(fā)展0.13微米時，授權(quán)IBM方案卻面臨量產(chǎn)窒礙難行，反遭臺積電大幅超前進度的教訓;此次在14/10納米的合作僅將采用IBM基礎(chǔ)技術(shù)平臺與材料科技，并將主導大部分制程研發(fā)，以結(jié)合先進科技和具成本效益的量產(chǎn)技術(shù)，避免重蹈覆轍。

　　聯(lián)電執(zhí)行長顏博文認為，聯(lián)電2013年第二季整體營運表現(xiàn)優(yōu)于預(yù)期，而第三季也可望延續(xù)成長動能。

　　聯(lián)電執(zhí)行長顏博文表示，隨著IC設(shè)計業(yè)者對于更新、更先進技術(shù)的需求日益增高，聯(lián)電日前已宣布加入IBM 10納米FinFET互補式金屬氧化物半導體(CMOS)技術(shù)聯(lián)盟，將與IBM協(xié)同努力，克服現(xiàn)階段的研發(fā)障礙。

　　事實上，格羅方德和三星在14納米FinFET制程發(fā)展方面，亦與IBM有相當密切的合作往來，因而引發(fā)業(yè)界對聯(lián)電難以突顯制程差異性的疑慮。此外，法人也憂心聯(lián)電和IBM共同推動0.13微米制程的失敗情形重演，更對IBM的前瞻制程科技抱持“中看不重用”的懷疑，擔心聯(lián)電無法在2015年的1x納米FinFET市場爭取有利位置。

　　對此，顏博文回應(yīng)，過去聯(lián)電在0.13微米落后對手肇因于未與IBM明確分工，因此，未來發(fā)展14和10納米制程，聯(lián)電將導入IBM的FinFET基礎(chǔ)制程平臺與材料科技，加速復(fù)雜立體結(jié)構(gòu)的FinFET技術(shù)成形，同時根據(jù)客戶需求自行開發(fā)衍生性的量產(chǎn)方案，以結(jié)合兩家公司各自的技術(shù)能量，加快產(chǎn)品上市時程，并提高制程獨特性與市場競爭力。

　　據(jù)悉，聯(lián)電將積極爭取14/10納米FinFET制程主導權(quán)，除持續(xù)擴充相關(guān)制程設(shè)備與驗證分析解決方案的第三方合作夥伴陣容外，今年規(guī)畫15億美元資本支出中，亦將投入三分之二建置28納米以下制程，可見其高度看重FinFET技術(shù)投資。 顏博文強調(diào)，相較于其他對手投注大量資源發(fā)展20納米，聯(lián)電將跳過此一制程節(jié)點，集中火力搶攻14納米FinFET技術(shù)，并將同步啟動10納米FinFET研究計劃，讓資本支出與研發(fā)資源發(fā)揮最大效益。

　　確定不玩20納米聯(lián)電集中火力攻FinFET

　　由于20納米研發(fā)所費不貲，加上市場需求仍不明朗，因此聯(lián)電已計劃跨過20納米節(jié)點，加速挺進更具投資效益的14納米FinFET世代，以與臺積電、格羅方德和三星一較高下。

　　黃克勤分析，20納米制程帶來的效益將不如從40納米演進至28納米的水準，且須導入雙重曝光(Double-patterning)方案，勢將增加一筆可觀花費，已使處理器業(yè)者的導入意愿開始動搖;再加上主要晶圓代工業(yè)者皆規(guī)畫在2015年推出16或14納米FinFET制程，在多方權(quán)衡之下，聯(lián)電遂決定放緩20納米投資，專心克服14納米FinFET牽涉的材料摻雜、測試驗證和晶圓前后段混搭制程等技術(shù)挑戰(zhàn)，以因應(yīng)即將到來的FinFET市場卡位戰(zhàn)。

　　黃克勤強調(diào)，英特爾(Intel)率先投入FinFET制程量產(chǎn)，大幅提高處理器效能并降低功耗，近來在行動裝置品牌市場已有不錯成績;一旦其市占持續(xù)攀升，勢將影響高通(Qualcomm)與相關(guān)晶圓代工供應(yīng)鏈的投資計劃，并加速制程研發(fā)步調(diào)，以免技術(shù)差距持續(xù)被拉大。因應(yīng)此一趨勢，聯(lián)電遂傾向?qū)①Y源集中在FinFET技術(shù)上，并跳過20奈米制程發(fā)展。

　　除聯(lián)電縮手20奈米以確保將錢用在刀口上，三星和格羅方德也未提出明確的20奈米發(fā)展計劃，唯獨臺積電仍傾力發(fā)展，因而引發(fā)業(yè)界對其未來產(chǎn)能將過剩的疑慮。

　　對此，分析師認為，臺積電強推20奈米，系維持先進制程Time to Market的領(lǐng)先腳步，且因20奈米能沿用部分28奈米設(shè)備，并與下一階段16奈米FinFET互補，就長期發(fā)展來看有其投資必要性;而且從晶片商的投片計劃來看，大多會與晶圓廠合作好幾代的產(chǎn)品，臺積電只要取得1?2家處理器廠大量投片，對其未來鞏固市占率和營收都相當有幫助。

　　搶先臺積電/聯(lián)電　格羅方德沖刺10奈米制程

　　不僅臺積電和聯(lián)電兩大晶圓代工元老正以迥異的營運策略，加緊部署FinFET產(chǎn)線，甫成軍4年的格羅方德亦全力推動FinFET量產(chǎn)方案，并計劃在2014年推出14奈米FinFET，緊接著再花1年時間在2015年搶先進入10奈米世代，揭開晶圓代工產(chǎn)業(yè)競爭新局。

　　格羅方德先進技術(shù)架構(gòu)副總裁Subramani Kengeri表示，20及14奈米技術(shù)對晶圓代工產(chǎn)業(yè)有舉足輕重的影響，因為20奈米首次使用雙重曝光，而14奈米則率先轉(zhuǎn)搭FinFET架構(gòu)，因此格羅方德特別設(shè)計一連串可降低模具成本的制程方案，進而使兩世代節(jié)點無縫接軌，加速半導體制程演進腳步。

　　Kengeri更強調(diào)，格羅方德自尚未從超微(AMD)分拆時，就已投入FinFET基礎(chǔ)研究，近10年來已累積龐大的專利陣容，目前正緊鑼密鼓研擬第二代10奈米FinFET電晶體架構(gòu)，以及相應(yīng)的三重曝光技術(shù)，并已定義完成10奈米制程，預(yù)計2015年即可進入量產(chǎn)，可望領(lǐng)先業(yè)界在晶圓前后段制程均實現(xiàn)FinFET架構(gòu)。此外，該公司近期也啟動7奈米早期研發(fā)，將更進一步增強產(chǎn)品效能并縮減尺寸及功耗。

　　Kengeri透露，格羅方德預(yù)計于2013年投入約45億美元資本支出，并將于未來2年持續(xù)投資，以加速擴充14和10奈米FinFET制程產(chǎn)能，爭取更高的晶圓代工市占率。

　　因應(yīng)格羅方德的猛烈攻勢，臺積電亦緊鑼密鼓投入10奈米布局，避免在任何新技術(shù)節(jié)點的發(fā)展被對手超前。據(jù)悉，該公司與艾司摩爾(ASML)共同研發(fā)次世代極紫外光(EUV)微影技術(shù)，已進入收割階段，可望在2017年用于10奈米晶圓，大幅提高吞吐量與生產(chǎn)效率，打造兼具效能和成本優(yōu)勢的商用制程。

　　盡管格羅方德信誓旦旦將于2015年搶先發(fā)表10奈米FinFET制程，然而業(yè)界認為該制程節(jié)點將面對極為復(fù)雜的技術(shù)挑戰(zhàn)，要在2015年正式量產(chǎn)將有一定的困難度。包括電晶體通道大幅微縮將影響電子移動性，須導入新的電晶體通道材料取代傳統(tǒng)的矽方案;且電晶體密度大增亦將墊高電路布局(Layout)難度，牽動晶圓廠進行大幅度的設(shè)計規(guī)范(Design Rule)和制程設(shè)計套件(PDK)修改。

　　為協(xié)助半導體產(chǎn)業(yè)跨越10奈米FinFET技術(shù)門檻，比利時微電子研究中心(IMEC)正快馬加鞭研發(fā)下世代電晶體材料與電路互連技術(shù)，將以矽鍺(SiGe)或三五族(III-V)材料替代矽方案，并透過奈米線(Nanowire)或石墨烯技術(shù)實現(xiàn)更細致的電路成型與布局。

　　IMEC制程科技副總裁An Steegen提到，除了10奈米以下制程技術(shù)外，IMEC亦全力推動18寸晶圓的發(fā)展，目前已有相關(guān)設(shè)備進入驗證階段。

　　IMEC制程科技副總裁An Steegen表示，目前16/14奈米FinFET技術(shù)成熟度已達到一定水準，全球主要晶圓代工廠均預(yù)計在2014?2015年投入量產(chǎn);然而，下一階段的10奈米技術(shù)則尚未明朗，原因在于電晶體通道大幅微縮后，傳統(tǒng)矽材料將面臨物理極限，使晶圓廠無法顯著提升晶片效能;加上電晶體密度激增，相關(guān)業(yè)者亦須改良制造工具，以及電路布局的設(shè)計規(guī)范和PDK，勢將增添量產(chǎn)制程發(fā)展的不確定性。

　　Steegen強調(diào)，為繼續(xù)往下延伸摩爾定律，半導體供應(yīng)鏈業(yè)者和技術(shù)研究單位正密切投入開發(fā)新一代半導體材料、設(shè)備、電路成型及布局方案。其中，IMEC已將電子移動性較佳的矽鍺、鍺、鎵(Ga)或三五族化合物列為矽材料的優(yōu)先替代選項，從而在電晶體通道愈趨緊密的前提下，持續(xù)提升電子驅(qū)動性能。

　　據(jù)悉，10奈米FinFET制程對設(shè)備、材料和臨界尺度(Critical Dimension)控制等各方面都將帶來新的要求，但尤以新材料研究較難掌握、耗時且影響層面大;因此IMEC遂將其視為布局重點，并于日前在日本舉行的2013年超大型積體電路(VLSI)國際會議中，發(fā)表可應(yīng)用于10奈米以下制程的鍺/矽鍺淺溝槽隔離(STI)方案，進而改善矽通道效能及可靠度不佳的問題。

　　此外，F(xiàn)inFET轉(zhuǎn)向立體架構(gòu)，晶圓廠為確保良率，亦須嚴格掌控離子擴散狀況;對此，IMEC則以特殊探針(Probe)，開發(fā)類似電子顯微鏡的SSRM(Scanning Spreading Resistance Microscopy)方案，并提供相關(guān)機臺設(shè)計支援與代測服務(wù)，讓晶圓廠更精確掌握離子擴散時的細微變化與不良情形。

　　與此同時，IMEC亦從微影、電路成型和布局方案著手，期協(xié)助晶圓廠克服10奈米以下制程極其緊密的布線挑戰(zhàn)。Steegen透露，針對10或7奈米制程方案，IMEC將采用奈米線或石墨烯電路互連技術(shù)，實現(xiàn)更細致的電路布局;目前正與晶圓廠合作夥伴攜手定義新的設(shè)計規(guī)范和PDK，最快可望在7奈米制程導入奈米線，開啟半導體技術(shù)發(fā)展新頁。

　　至于微影技術(shù)方面，IMEC正與ASML致力于新世代EUV機臺的驗證，從而以單次曝光的形式，協(xié)助晶圓廠減輕多重曝光的繁復(fù)流程與昂貴成本，使10奈米以下量產(chǎn)制程更具經(jīng)濟效益。

　　Steegen指出，ASML每一版研發(fā)型EUV機臺都會優(yōu)先提供予IMEC測試，該公司預(yù)計于今年底推出的最新型設(shè)備亦將在近期進駐IMEC無塵室，進行細部調(diào)整與優(yōu)化，以配合IDM和晶圓代工廠商的10奈米制程研發(fā)腳步。

　　顯而易見，先進制程的演進已吸引整個半導體制造業(yè)的關(guān)注，并引來更多設(shè)備與新技術(shù)發(fā)展商機;然而，相關(guān)業(yè)者亦須配合終端產(chǎn)品發(fā)展方向，動態(tài)調(diào)整投資布局策略，才能順利掌握IC設(shè)計客戶的需求。

　　中低階行動裝置竄紅　半導體業(yè)投資策略轉(zhuǎn)彎

　　隨著中國大陸中低價行動裝置市場增溫，高單價的高階行動裝置買氣已明顯趨緩，因而牽動半導體產(chǎn)業(yè)的投資策略轉(zhuǎn)變。由于處理器廠紛紛將火力轉(zhuǎn)向平均銷售價格(ASP)較低的中低階行動裝置市場;因應(yīng)此一趨勢，晶圓代工業(yè)者也啟動新的設(shè)備采購計劃或提高自制比重，并利用已攤提完畢的八寸廠產(chǎn)線部署高毛利的高壓特殊制程，以發(fā)揮更大的投資效益。

　　SEMI產(chǎn)業(yè)研究資深經(jīng)理曾瑞榆指出，英特爾在行動處理器市場的表現(xiàn)將牽動整個半導體供應(yīng)鏈的變化，系后續(xù)產(chǎn)業(yè)觀察重點。

　　國際半導體設(shè)備材料產(chǎn)業(yè)協(xié)會(SEMI)產(chǎn)業(yè)研究資深經(jīng)理曾瑞榆表示，中低階行動裝置市場售價不斷下探，已為晶片商和半導體供應(yīng)鏈業(yè)者帶來沉重的降價壓力。以目前中低階手機應(yīng)用處理器的平均價格來說，大多須低于30美元，或甚至壓至10幾美元的水準，才能取得中國大陸二線品牌廠或白牌業(yè)者青睞;而晶片商承受的價格壓力勢將轉(zhuǎn)嫁一部分至半導體上游供應(yīng)鏈肩上，因而驅(qū)動相關(guān)晶圓代工業(yè)者更加嚴格控管設(shè)備和材料采購成本。

　　舉例而言，臺積電近來積極推動設(shè)備及材料國產(chǎn)化，透過技術(shù)合作或政府科專計劃，全力扶植臺灣半導體設(shè)備和材料商，期進一步縮減從歐美、日本進口昂貴設(shè)備的成本;至于聯(lián)電則活用八寸廠的產(chǎn)能，加緊開發(fā)高度客制化、毛利表現(xiàn)較佳的特殊制程，目前在行動裝置液晶顯示(LCD)驅(qū)動IC和電源管理晶片(PMIC)高壓制程方面，產(chǎn)能幾近滿載，有助其提高獲利。

　　至于三星亦善用其兼具邏輯、記憶體晶圓制造能力，以及面板和行動裝置周邊零組件的一條龍供應(yīng)優(yōu)勢，更進一步祭出設(shè)備自制策略。曾瑞榆指出，韓國政府扶植國內(nèi)半導體設(shè)備和材料供應(yīng)商的政策相當明確，且已有不錯成果，近來韓商在蝕刻(Etching)和化學機械研磨(CMP)設(shè)備技術(shù)迭有突破，配合三星投入發(fā)展三維晶片(3D IC)的腳步，可望加速商用，并協(xié)助三星進一步降低晶片生產(chǎn)成本。

　　曾瑞榆提到，在中低階行動裝置銷售走強、高階產(chǎn)品需求轉(zhuǎn)淡一正一負的抵銷下，今年半導體設(shè)備支出恐將較去年微幅下滑。就區(qū)域來看，除了中國大陸、臺灣和日本地區(qū)的投資金額相對增加外，其他區(qū)域不是維持平盤就是短縮，足見中低階行動裝置熱潮，已促使半導體產(chǎn)業(yè)投資重心傾向亞洲，尤以大中華區(qū)晶圓代工業(yè)者投資力道最強。

　　整體而言，晶圓代工產(chǎn)業(yè)將邁向兩極化的發(fā)展，主要廠商將同時兼顧高階先進制程投資布建，以及具成本效益且適用于中低價行動裝置的特殊制程布局，啟動一連串的資本支出調(diào)整策略，藉以在市場上尋求較佳的戰(zhàn)略位置。