TMS320C6713的多路數(shù)據(jù)輸出／輸入需經(jīng)過一個數(shù)據(jù)組合和分離的時序控制單元，這一任務由一塊FPGA完成，其功能是接收所有來自DSP的數(shù)據(jù)，將相同的時隙組合在一起后根據(jù)相應的連接設備的時序送出，同時將來自不同的設備的數(shù)據(jù)組合后以TDM的方式送入DSP，如圖2所示。

1．2．2 時鐘和幀同步
通過設置DSP的收發(fā)幀同步控制寄存器可以設置TDM的具體模式，而相應的位時鐘、幀同步時鐘可由編程控制由外部產(chǎn)生或直接由內(nèi)部產(chǎn)生，圖3是時鐘的相關控制關系。高頻時鐘AHCLKX可由高頻時鐘控制寄存器設置為內(nèi)部產(chǎn)生或外部輸入，ACLKX可由時鐘控制寄存器設置為內(nèi)部產(chǎn)生或外部輸入。如果采用內(nèi)部高頻時鐘，則由AUXCLK經(jīng)分頻后得到，分頻數(shù)值由高頻時鐘控制寄存器的0～11 b決定；高頻時鐘分頻后得到位時鐘，分頻數(shù)值由時鐘控制寄存器的0～4 b決定。

1．3 AD采樣和語音信號的回放
TLV320AIC23B是輸入輸出模擬音頻接口編解碼器，該編解碼器采用了Sigma-Delta技術進行數(shù)模和模數(shù)轉換，并和McBSP直接相連，AIC23還提供了麥克風輸入、線性輸入、線性輸出和耳機輸出4個模擬接口。TLV320AIC23B的控制字可通過SPI方式或者I2C方式寫入。圖4是I2C方式控制字的讀寫時序圖。設定控制寄存器的工作方式后即可利用TLV320AIC23B對語音信號進行高精度的采樣和回放。

2 CVSD編解碼
CVSD也叫數(shù)字檢測音節(jié)壓擴增量調制，進入實用階段已有十多年的歷史。數(shù)字CVSD編譯碼器中音節(jié)平滑濾波器及編譯碼器中的主積分器的轉移函數(shù)如下：
音節(jié)平滑濾波器：