cvsd 文章進(jìn)入cvsd技術(shù)社區(qū)

基于TMS320C6713的多路CVSD語(yǔ)音編解碼

64 Kb／s的A律或μ律的對(duì)數(shù)壓擴(kuò)PCM編碼在大容量的光纖通信系統(tǒng)和數(shù)字微波系統(tǒng)中已得到廣泛應(yīng)用，但由于占用較大的傳輸帶寬和具有復(fù)雜的成幀結(jié)構(gòu)。連續(xù)可變斜率增量(Continuously Variable Slope Delta，CVSD)調(diào)
關(guān)鍵字：解碼語(yǔ)音 CVSD TMS320C6713 基于

0 引言
在眾多的語(yǔ)音編譯碼調(diào)制中，連續(xù)可變斜率增量調(diào)制(CVSD)作為許多增量調(diào)制中的一種，只需編一位碼，在發(fā)送端與接收端之間不需要碼型同步，量階△的大小能自動(dòng)地跟蹤信號(hào)變化，因而具有強(qiáng)抗誤碼能力，在1
關(guān)鍵字： CVSD FPGA 算法分析中的實(shí)現(xiàn)

　　64 Kbit/s的A律或μ律的對(duì)數(shù)壓擴(kuò)PCM編碼在大容量的光纖通信系統(tǒng)和數(shù)字微波系統(tǒng)中已得到廣泛應(yīng)用，但由于占用較大的傳輸帶寬和具有復(fù)雜的成幀結(jié)構(gòu)，PCM編碼不適合無(wú)線語(yǔ)音系統(tǒng)的應(yīng)用。連續(xù)可變斜率增量(Continuously Variable Slope Delta，CVSD)調(diào)制以其較低的應(yīng)用難度、成本和編碼速率，較好的語(yǔ)音質(zhì)量廣泛應(yīng)用于戰(zhàn)術(shù)通信網(wǎng)、衛(wèi)星通信、藍(lán)牙等無(wú)線語(yǔ)音傳輸領(lǐng)域。近年來FPGA不斷發(fā)展演化，并在構(gòu)架方面針對(duì)DSP應(yīng)用有了顯著增強(qiáng)。這些增強(qiáng)使得FPGA能夠支持各領(lǐng)域的眾多復(fù)雜D
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA CVSD 語(yǔ)音編解碼器 MCU和嵌入式微處理器

筆者結(jié)合FPGA的靈活性、強(qiáng)大的數(shù)字信號(hào)處理能力、較短的開發(fā)周期，提出了基于FPGA的32 Kbit/s CVSD語(yǔ)音編解碼器。
關(guān)鍵字： FPGA CVSD Kbit 32

共4條 1/1 1

您好，目前還沒有人創(chuàng)建詞條cvsd!
歡迎您創(chuàng)建該詞條，闡述對(duì)cvsd的理解，并與今后在此搜索cvsd的朋友們分享。創(chuàng)建詞條