LED大屏幕控制電路設(shè)計(jì)方案研究
摘要:在綜合分析LED大屏幕顯示系統(tǒng)設(shè)計(jì)中控制電路的諸多設(shè)計(jì)方案的基礎(chǔ)上,分別給出了以單片機(jī)、可編程邏輯器件和嵌入式計(jì)算機(jī)技術(shù)為控制核心的不同設(shè)計(jì)方案的實(shí)現(xiàn)方法,對(duì)這幾種方案的特點(diǎn)進(jìn)行了比較,并介紹了應(yīng)用情況。
本文引用地址:http://cafeforensic.com/article/167981.htmLED點(diǎn)陣是公共信息的一種重要顯示終端,其中大屏幕LED點(diǎn)陣顯示屏在許多場(chǎng)合得以應(yīng)用。大屏幕顯示技術(shù)比中小屏幕顯示難度更大,因?yàn)槠淦聊淮螅琇ED點(diǎn)數(shù)多,而又要在極短時(shí)間內(nèi)刷新每個(gè)點(diǎn),這就要求其掃描速率必須非常高,此外,大屏幕作為信息發(fā)布的重要媒介,對(duì)其穩(wěn)定性、可靠性以及可擴(kuò)展性要求都很高,只有設(shè)計(jì)合理的控制電路才能滿足上述要求。本文著重討論LED大屏幕設(shè)計(jì)中控制電路的幾種設(shè)計(jì)方法,針對(duì)不同的設(shè)計(jì)要求給出了不同的解決方案。
1LED大屏幕系統(tǒng)的工作原理
典型的LED大屏幕顯示系統(tǒng)主要由信號(hào)控制系統(tǒng)p掃描和驅(qū)動(dòng)電路以及LED陣列組成,系統(tǒng)結(jié)構(gòu)如圖1所示。目前大多數(shù)LED顯示屏的屏幕設(shè)計(jì)采用的是模塊化的結(jié)構(gòu),它的基本單元是LED顯示單元模塊,屏幕大小和形狀可靈活改變,顯示屏的安裝和維護(hù)也十分方便。
圖1系統(tǒng)原理框圖
信號(hào)控制系統(tǒng)是微機(jī)系統(tǒng)p單片機(jī)系統(tǒng)p微機(jī)Z單片機(jī)主從控制系統(tǒng)p可編程邏輯器件控制系統(tǒng)、紅外遙控系統(tǒng)p傳呼接收與控制系統(tǒng)等等。信號(hào)控制系統(tǒng)的任務(wù)是生成或接收LED顯示所需的數(shù)字信號(hào),并控制整個(gè)LED顯示系統(tǒng)的各個(gè)部件按一定的分工和時(shí)序協(xié)調(diào)工作。行驅(qū)動(dòng)電路多為三極管陣列,給LED提供大電流。列驅(qū)動(dòng)由串入并出移位寄存器和鎖存器(或帶鎖存功能的移位寄存器)構(gòu)成。
待顯示數(shù)據(jù)就緒后,控制系統(tǒng)首先將第一行數(shù)據(jù)送入移位寄存器并鎖存,然后由行掃描電路選通LED陣列的第一行,點(diǎn)亮一段時(shí)間后,再以同樣方法顯示后續(xù)行,直至完成一幀的顯示內(nèi)容,如此循環(huán)往復(fù)。根據(jù)視覺(jué)暫留的原理,能夠?qū)崿F(xiàn)24f/s的顯示才能夠讓肉眼沒(méi)有明顯的停頓感,相當(dāng)于響應(yīng)時(shí)間要達(dá)到,40ms以下。當(dāng)LED顯示屏面積很大時(shí),傳輸?shù)臄?shù)據(jù)量也非常大,從而增加了顯示系統(tǒng)的響應(yīng)時(shí)間引起閃爍,為提高視覺(jué)效果,可以分區(qū)并行顯示。
在高速動(dòng)態(tài)顯示時(shí),LED的發(fā)光亮度與掃描周期內(nèi)的發(fā)光時(shí)間成正比,所以通過(guò)調(diào)制LED的發(fā)光時(shí)間與掃描周期的比值(即占空比)可以實(shí)現(xiàn)灰度顯示。
2LED大屏幕控制電路的設(shè)計(jì)
控制電路的設(shè)計(jì)是大屏幕系統(tǒng)設(shè)計(jì)的核心,控制電路設(shè)計(jì)包括信號(hào)控制系統(tǒng)、掃描電路和驅(qū)動(dòng)電路的設(shè)計(jì),控制電路的設(shè)計(jì)一般由數(shù)據(jù)存儲(chǔ)器、數(shù)據(jù)緩存器、計(jì)數(shù)器p同步控制器p讀寫(xiě)控制器p主從控制器、地址控制器、幀存儲(chǔ)器p數(shù)據(jù)選擇器、灰度調(diào)制器、移位寄存器等構(gòu)成。目前來(lái)說(shuō),LED顯示屏控制電路設(shè)計(jì)廣泛采用兩類器件作為其控制核心來(lái)實(shí)現(xiàn),一類是單片機(jī)控制系統(tǒng),另一類是可編程邏輯器件。
2。1基于單片機(jī)的控制電路設(shè)計(jì)方案
基于單片機(jī)的控制電路主要有兩種方案,一種是一片單片機(jī)作為主控器件控制和協(xié)調(diào)大屏幕整個(gè)顯示系統(tǒng)的顯示,一種是多片單片機(jī)構(gòu)成多處理器,其中一片作為主CPU,其它作為子CPU一起控制大屏幕的顯示。
圖2是采用單片CPU設(shè)計(jì)的控制電路機(jī)構(gòu)示意圖,用89C52單片機(jī)作為控制核心。單片機(jī)接收從PC機(jī)或其他信息源發(fā)送來(lái)的顯示數(shù)據(jù),存儲(chǔ)在Flash中,同時(shí)用RAM6264作為場(chǎng)顯示緩存區(qū),以實(shí)現(xiàn)不同顯示播出方式。89C52控制切換開(kāi)關(guān)C1,C3和C2,C4同時(shí)對(duì)幀存儲(chǔ)器A,B交替進(jìn)行數(shù)據(jù)的讀寫(xiě)操作,將讀出的數(shù)據(jù)進(jìn)行并行5串行轉(zhuǎn)換送給顯示屏進(jìn)行顯示刷新。其中,自動(dòng)地址生成器由4個(gè)計(jì)數(shù)器串聯(lián)構(gòu)成,并配以振蕩電路提供計(jì)數(shù)時(shí)鐘,對(duì)于一個(gè)M×N個(gè)像素的單色屏,當(dāng)刷新頻率為60Hz時(shí),計(jì)數(shù)頻率為M×N×60Hz對(duì)于多灰度級(jí)彩色大屏幕,數(shù)據(jù)送到顯示屏之前要進(jìn)行灰度調(diào)制重現(xiàn)圖像的色彩,對(duì)數(shù)據(jù)的處理速度要求更高,采用單片機(jī)控制可能在速度上無(wú)法滿足要求。
圖2單片CPU控制電路結(jié)構(gòu)示意圖
由于目前很多單片機(jī)的I/O口具備了15mA以上的驅(qū)動(dòng)能力且價(jià)格比較便宜,因此在大屏幕的設(shè)計(jì)中也采用多處理器方案。系統(tǒng)的基本特點(diǎn)是:一個(gè)顯示組中有多個(gè)處理器,包括一個(gè)主CPU和多個(gè)子CPU,其結(jié)構(gòu)示意圖如圖3所示。主CPU的任務(wù)是通過(guò)數(shù)據(jù)采集或與外界通信等獲取顯示信息,再傳輸給子CPU,主CPU還負(fù)責(zé)行掃描和發(fā)送顯示同步信息等。子CPU接收主CPU的數(shù)據(jù)信息并存放到內(nèi)部RAM。中,再根據(jù)主CPU發(fā)出的控制信息選擇適當(dāng)?shù)牧休敵隹谶M(jìn)行列掃描。假設(shè)每個(gè)子CPU可用作輸出口的最多引腳數(shù)為m,而每塊LED矩陣的列數(shù)為n,則每塊芯片所能驅(qū)動(dòng)的LED塊最大數(shù)為m/n這樣,每個(gè)單片機(jī)負(fù)責(zé)一塊或幾塊>LED塊,靈活性強(qiáng),便于擴(kuò)展,同時(shí)減輕了主CPU的負(fù)擔(dān),提高了點(diǎn)陣的刷新頻率。
圖3多CPU控制電路結(jié)構(gòu)示意圖
在多畫(huà)面顯示的大屏幕設(shè)計(jì)中,這種方案較為理想,對(duì)不同的顯示畫(huà)面采用單獨(dú)的子CPU進(jìn)行列掃描,再通過(guò)主CPU進(jìn)行統(tǒng)一的行掃描,雖然控制電路使用的元件較多,但電路結(jié)構(gòu)簡(jiǎn)單,易于實(shí)現(xiàn)。
2。2基于CPLD/FPGA的控制電路設(shè)計(jì)方案
頻圖像信號(hào)頻率高:數(shù)據(jù)量大,要求實(shí)時(shí)處理,加之LED大屏幕電路的數(shù)字邏輯相當(dāng)復(fù)雜,采用CPLD/FPGA設(shè)計(jì)控制電路,可以簡(jiǎn)化系統(tǒng)結(jié)構(gòu),便于調(diào)試。圖4是CPLD/FPGA設(shè)計(jì)控制電路的原理圖。采用CPLD/FPGA器件對(duì)其中的同步控制、主從控制、讀寫(xiě)控制和灰度調(diào)制等大量電路進(jìn)行了集成,使圖像數(shù)據(jù)處理更為快速,圖像更加穩(wěn)定,而且系統(tǒng)結(jié)構(gòu)緊湊,工作可靠性有所提高。
圖4CPLD/FPGA控制電路原理圖
圖4中虛線以外的其它功能模塊均有CPLD/FPGA編程實(shí)現(xiàn),將復(fù)雜的硬件電路設(shè)計(jì)通過(guò)軟件編程來(lái)取代。與圖2的單片機(jī)控制電路對(duì)比來(lái)看,電路結(jié)構(gòu)明顯更簡(jiǎn)潔,電路的面積減小及可靠性增強(qiáng),調(diào)試也更為簡(jiǎn)單,由于CPLD/FPGA可以并行處理多個(gè)進(jìn)程,比起單片機(jī)對(duì)任務(wù)的順序處理效率更高,點(diǎn)陣的刷新頻率也隨之提高。
評(píng)論