摘要：針對(duì)遠(yuǎn)距離高速信號(hào)傳輸?shù)男枨螅岢隽死?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/LVDS">LVDS傳輸?shù)膶?shí)現(xiàn)方法，介紹了LVDS的技術(shù)原理和特點(diǎn)，并根據(jù)某成像光電跟蹤產(chǎn)品的結(jié)構(gòu)組成，詳細(xì)介紹了該產(chǎn)品中LVDS系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)，并根據(jù)設(shè)計(jì)及調(diào)試過程中曾經(jīng)出現(xiàn)的問題，總結(jié)了終端電阻匹配、通道設(shè)計(jì)、印制板布線等方面的設(shè)計(jì)要點(diǎn)及注意事項(xiàng)。通過內(nèi)外場(chǎng)試驗(yàn)，驗(yàn)證了該產(chǎn)品LVDS通訊設(shè)計(jì)，不僅解決了高速率、大容量、長距離的圖像數(shù)據(jù)傳輸問題，并具備良好的環(huán)境適應(yīng)性及電磁兼容性。
關(guān)鍵詞：LVDS；差分信號(hào)；數(shù)據(jù)傳輸；噪聲

在當(dāng)今電子設(shè)計(jì)領(lǐng)域，由集成電路芯片構(gòu)成的電子系統(tǒng)朝著大規(guī)模、小體積、低電壓、高速度的方向飛速發(fā)展，導(dǎo)致電路的布局和布線密度變大，同時(shí)信號(hào)的頻率仍在不斷提高。采用降低電壓的辦法不僅可以減少高密度集成電路的功率消耗和芯片內(nèi)部的散熱，有助于提高集成度，而且可以提高信號(hào)頻率、降低信號(hào)間的串?dāng)_，是集成電路發(fā)展的一個(gè)方向。而采用LVDS(Low Voltage Differential Signaling)傳輸則可以有效克服共模噪聲，可用于遠(yuǎn)距離高速信號(hào)傳輸。

1 LVDS技術(shù)簡介
LVDS(Low Voltage Differential Signaling)是一種低擺幅的差分信號(hào)技術(shù)，它使得信號(hào)能在差分PCB線對(duì)或平衡電纜上以幾百M(fèi)b／s的速率傳輸，其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗。LVDS在兩個(gè)標(biāo)準(zhǔn)中被定義：IEEE P159613(1996年3月通過)，主要面向SCI(Scalable Coherent Inteface)，定義了LVDS的電特性，還定義了SCI協(xié)議中包交換時(shí)的編碼；ANSI／TIA／EIA-644(1995年11月通過)，主要定義了LVDS的電特性，并建議了655 Mb／s最大速率和11 923 Gb／s的無失真通道上的理論極限速率。在兩個(gè)標(biāo)準(zhǔn)中都指定了與物理通道無關(guān)的特性，這保證了LVDS能成為多用途的接口標(biāo)準(zhǔn)。
圖1給出了典型的LVDS互連方法。這里使用的是DS90C031 LVDS驅(qū)動(dòng)器芯片和DS90C032LVDS接收器芯片，其中DATA INPOUT和DATA OUTPOUT是TTL電平。驅(qū)動(dòng)器和接收器主要完成TTL信號(hào)和LVDS信號(hào)之間的轉(zhuǎn)換。LVDS驅(qū)動(dòng)器由一個(gè)驅(qū)動(dòng)差分線對(duì)的電流源組成，通常電流為3mA。LVD8接收器具有很高的輸入阻抗，因此驅(qū)動(dòng)器輸出的電流大部分都流過100Ω的匹配電阻，并在接收器的輸入端產(chǎn)生大約300 mA的電壓。當(dāng)驅(qū)動(dòng)器翻轉(zhuǎn)時(shí)，它改變流經(jīng)電阻的電流方向，接收器產(chǎn)生有效的邏輯“1”和邏輯“0”狀態(tài)。

應(yīng)用LVDS具有許多優(yōu)勢(shì)：
(1)高速率。由于LVDS邏輯狀態(tài)間的電壓變化僅為300 mV，因而能非?？斓馗淖儬顟B(tài)。例如當(dāng)信號(hào)電平在333 ps內(nèi)變化300 mV時(shí)，壓擺率僅0．9 V／ns，低于將信號(hào)失真和串?dāng)_減到最小時(shí)的標(biāo)準(zhǔn)壓擺率1 V／ns。如果使用上升和下降時(shí)間不大于比特寬度2／3的老標(biāo)準(zhǔn)，那么具有333 ps躍變的信號(hào)能在1 Gb／s下工作，仍保有很大的余地。
(2)低功耗。隨著工作頻率的增加，LVDS的電源電流仍保持平坦，而CMOS和GTL技術(shù)的電源電流則會(huì)隨頻率增加而呈指數(shù)上升，這得益于使用恒流線路驅(qū)動(dòng)器。電流源把輸出電流限制到約3．5 mA，同時(shí)也限制跳變期間產(chǎn)生的任何尖峰電流。由于沒有尖峰電流，就有可能獲得1．5 Gb／s的高數(shù)據(jù)率而不明顯增加功耗。恒流驅(qū)動(dòng)輸出還能容忍傳輸線的短路或接地，而不會(huì)產(chǎn)生熱問題。LVDS降低了終端電阻壓降，因此還降低了電路的總功耗。
(3)噪聲性能好。LVDS產(chǎn)生的電磁干擾低，這是因?yàn)榈碗妷簲[幅、低邊沿速率、奇模式差分信號(hào)，以及恒流驅(qū)動(dòng)器的Icc尖峰只產(chǎn)生很低的輻射。傳輸通路上的高頻信號(hào)跳變產(chǎn)生輻射電磁場(chǎng)，場(chǎng)強(qiáng)正比于信號(hào)攜帶的能量，通過減小電壓擺幅和電流能量，LVDS把該場(chǎng)強(qiáng)減到最??；差分驅(qū)動(dòng)器引入了奇模式傳輸，在傳輸線上流過大小相等、極性相反的電流，電流在該線對(duì)內(nèi)返回，面積很小的電流回路產(chǎn)生最低的電磁干擾；當(dāng)差分傳輸線緊耦合時(shí)，串入的信號(hào)是作為共模電壓出現(xiàn)在接收器輸入的共模噪聲中，差分接收器只響應(yīng)正負(fù)輸入之差，因此當(dāng)噪聲同時(shí)出現(xiàn)在2個(gè)輸入中時(shí)，差分信號(hào)的幅度并不受影響。共模噪聲抑制也同樣適用于其他噪聲源，比如電源波動(dòng)，襯底噪聲和接地回跳等。
(4)具有故障安全(fail-safe)特性確?？煽啃?。LVDS驅(qū)動(dòng)器和接收器還能實(shí)現(xiàn)熱插拔，因?yàn)楹懔黩?qū)動(dòng)解決了損壞問題。另一特點(diǎn)是接收器的故障保護(hù)功能，它能防止在輸入引腳懸空時(shí)產(chǎn)生輸出振蕩。除上述各種優(yōu)點(diǎn)外，LVDS只需要簡單的端接電阻。這些電阻可以集成到芯片之中，與每條傳輸線配備多個(gè)電阻和電容元件相比，大大降低了所需的費(fèi)用。另外，LVDS能容忍傳輸線通路微小的阻抗失配，只要差分信號(hào)在緊耦合的傳輸通路中通過平衡不連續(xù)處，信號(hào)仍能保持其完整性。非阻抗受控連接器、電路板過孔和芯片封裝對(duì)差分信號(hào)的影響要比對(duì)單端信號(hào)的影響小得多。表1給出了RS 422與LVDS之間的簡單比較，LVDS的優(yōu)勢(shì)是顯而易見的。