第I章：引言

　　好的時鐘樹對整個芯片的建立和保持時序收斂、功耗及魯棒性均較為有益。由于我們芯片是層次化、高速、數(shù)百萬門極電路的設計，因此對時鐘樹有許多特殊要求。在本文中，我們介紹了一種‘如何使用Talus CTS引擎來設計可滿足特定要求的時鐘樹’的方法。第II章描述了高速VLSI芯片的設計和時鐘樹要求。第III章說明了時鐘樹創(chuàng)建的詳細實施過程。第IV章介紹了來自我們親身CTS體驗的最佳實踐。第V章總結了我們對Talus CTS的使用。

第II章：設計與時鐘樹要求

　　我們的芯片以500+ MHz的高頻率工作，包含有超過千萬個門極電路。芯片的設計采用的是深亞微米工藝技術。芯片包含了如PLL等模擬設備以及數(shù)百萬個SRAM和軟宏（soft macro）；有數(shù)十個時鐘域。對于一個有著如此規(guī)模的芯片，下述幾個是必須要達到的關鍵目標： 1. 建立時序收斂；2.充足的保持時序容限（margin）以實現(xiàn)良率；3. 快慢兩個角點中時鐘樹的平衡；4.最小化時鐘網(wǎng)絡延遲以減少抖動，實現(xiàn)芯片可靠性；5.最小化時鐘網(wǎng)絡功耗以降低整個芯片的功耗；6. 最小化時鐘網(wǎng)絡上串擾耦合，達成時序收斂和良率。

第III章：實施

　　本章說明了采用Talus創(chuàng)建時鐘樹的幾個主要步驟。除了使用Talus內(nèi)置命令以外，我們也可采用半定制腳本來增強某些功能。通過Talus與半定制腳本的結合使用，我們可在時鐘樹設計上獲得非常好的結果（QOR）。

1. 克隆時鐘門控(ICG)

　　ICG克隆是時鐘樹創(chuàng)建成功的關鍵，它對時序、時鐘樹結構和功耗均有巨大影響。ICG單元可影響到時鐘路徑和數(shù)據(jù)路徑。如何克隆和設置它們至為重要。如果ICG單元是設置在時鐘樹的頂層，那么它可降低時鐘網(wǎng)絡功耗；原因在于當ICG被禁用時，ICG后的子樹也將被完全關閉。不過，ICG單元設置在時鐘樹的較高層會使得ICG的enable引腳上的建立時序更難以達成。因此它算是時序與功耗間的一種折衷方案。好的ICG克隆應能夠最小化時鐘樹功耗，同時還不會引入無法解決的時序問題。Talus提供了兩種ICG單元克隆方式：一種是“run route clock”期間的內(nèi)置引擎；另一種是獨立ICG克隆。從我們的經(jīng)驗來說，獨立ICG克隆可提供更好時序和樹結構，同時它對芯片功耗問題也很有幫助，設計師在如何克隆ICG單元的方式上也擁有更多的控制和配置能力。

　　在我們的設計中，我們通過使用腳本來預設ICG的enable引腳上的建立時序容限和時鐘引腳上的轉(zhuǎn)換率以及門控單元最大扇出數(shù)。容限是為了彌補時鐘樹創(chuàng)建后ICG單元和常規(guī)觸發(fā)器間的偏移，能夠降低ICG單元CTS后時序變壞的可能。結合使用這些約束，Talus在ICG克隆上可起到很好作用。Talus極具智能，可有選擇地克隆在E引腳上建立時序棘手的ICG單元，同時讓ICG單元保有未被克隆時的良好時序余量（slack）。那些未被克隆ICG單元能夠設置于時鐘樹較高層，這對降低動態(tài)功耗來說較為有益。

　　圖-1顯示了Talus “run gate clone”后的結果。我們能夠看出Talus基于觸發(fā)器的位置自動將其扇出的觸發(fā)器分成幾組。由于它同時將RC考慮在內(nèi)，因此ICG克隆后，引腳轉(zhuǎn)換率仍是不錯。有時，我們會發(fā)現(xiàn)觸發(fā)器分組方式并非最佳，導致克隆ICG單元的布局也并不是最好的，那么我們可以應用一些定制腳本對這些觸發(fā)器進行重新分組并優(yōu)化布局。

圖-1