Mentor Graphics公司(納斯達(dá)克代碼：MENT)日前宣布瑞薩電子正在使用Tessent^® TestKompress^®/LogicBIST混合解決方案，以應(yīng)對(duì)ISO 26262標(biāo)準(zhǔn)規(guī)定的對(duì)安全很重要的測(cè)試要求。這種混合方法要求的測(cè)試邏輯非常少，從而提供完整的解決方案：既包括用于實(shí)現(xiàn)低每百萬缺陷數(shù)量(DPM)的高壓縮率掃描測(cè)試、又有內(nèi)置自檢(BIST)。Mentor的混合測(cè)試功能非常適合于汽車等行業(yè)的高可靠性應(yīng)用。

　　“壓縮掃描測(cè)試與邏輯BIST的組合，給瑞薩提供了一種高品質(zhì)解決方案，既可用于生產(chǎn)測(cè)試，亦可用于汽車行業(yè)ISO 26262標(biāo)準(zhǔn)要求的上電自檢(Power-On Self-Test)，”瑞薩電子公司系統(tǒng)集成業(yè)務(wù)集團(tuán)設(shè)計(jì)自動(dòng)化部首席教授Toshiharu Asaka說。“采用Mentor的集成解決方案而非分開進(jìn)行ATPG壓縮和BIST實(shí)施，瑞薩還可簡(jiǎn)化其DFT實(shí)施流程，從而降低測(cè)試邏輯所需的die區(qū)，節(jié)約開發(fā)者的時(shí)間，加快上市。”

　　Tessent TestKompress/LogicBIST混合解決方案提供現(xiàn)場(chǎng)系統(tǒng)自檢，并由壓縮ATPG進(jìn)行補(bǔ)充，這樣即使是在測(cè)試器存儲(chǔ)和接口受到限制，比如在老化測(cè)試(burn-in test)的情況下，也可達(dá)到最高的測(cè)試品質(zhì)。該解決方案可生成集成了嵌入壓縮邏輯的LBIST邏輯，同時(shí)自動(dòng)生成壓縮100倍及以上的目標(biāo)“補(bǔ)充(top up)”模式，以補(bǔ)充LBIST偽隨機(jī)模式。該混合解決方案能減少生產(chǎn)測(cè)試時(shí)間與成本，同時(shí)實(shí)現(xiàn)低DPM和系統(tǒng)中測(cè)試的功能。

　　“對(duì)于不僅要在生產(chǎn)線上進(jìn)行非常細(xì)致的測(cè)試，也需要在開始使用后能進(jìn)行自檢的IC產(chǎn)品來說，這種Tessent混合方法是減少測(cè)試成本和測(cè)試時(shí)間最高效的方法之一，”Mentor Graphics公司副總裁兼Design-to-Silicon部門總經(jīng)理Joseph Sawicki說。“作為額外的好處，設(shè)計(jì)師們還可以節(jié)省實(shí)現(xiàn)這些測(cè)試功能所需邏輯的數(shù)量，同時(shí)享有一個(gè)經(jīng)簡(jiǎn)化的實(shí)現(xiàn)過程。”