摘要：針對傳統(tǒng)數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)復雜，體積大，成本高的問題，設計了一種基于ARM的新型、低成本、高精度數(shù)據(jù)采集系統(tǒng)，并提出了該系統(tǒng)的設計方案。詳細論述了數(shù)據(jù)采集系統(tǒng)的硬件實現(xiàn)方案、抗干擾措施及控制時序，重點分析了高精度并行A／D的工作時序。實際應用結(jié)果表明，該數(shù)據(jù)采集系統(tǒng)精度高，體積小，成本低，工作性能強，具有較高的實用價值和借鑒意義。

關(guān)鍵詞：ARM；高精度；數(shù)據(jù)采集系統(tǒng)；抗干擾

目前，高精度數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)普遍采用DSP+FPGA的構(gòu)架，系統(tǒng)結(jié)構(gòu)復雜，體積大，成本高，不適用于某些領域的小型化、低成本的特殊要求。綜上，設計了一種結(jié)構(gòu)簡單，體積小，成本低，采集精度高的數(shù)據(jù)采集系統(tǒng)，具有非常重要的現(xiàn)實意義及應用前景，能夠為國內(nèi)數(shù)據(jù)采集系統(tǒng)開發(fā)提供一定的經(jīng)驗和參考。

1 數(shù)據(jù)采集處理系統(tǒng)的工作原理和結(jié)構(gòu)

嵌入式微處理器ARM具有外圍配置電路簡單、體積小、成本低、性能高、可靠性高和外圍硬件資源豐富等優(yōu)點，能夠保證數(shù)據(jù)采集的實時性，而且還有較強的數(shù)據(jù)處理功能，在諸多領域的應用日趨廣泛。本方案中模／數(shù)轉(zhuǎn)換芯片選用16位ADS8364，系統(tǒng)主芯片選用意法半導體公司推出的基于ARM Cortex-M3系列32位芯片STM32F103ZET6，主頻為72 MHz，工作電壓為2．0～3．6V，I／O電壓為3．3V。112個通用I／O端口，3個SPI通信接口，2個I2C通信接口，5個USART通信接口，1個USB接口，1個CAN通信接口，4個通用16位定時器和2個PWM定時器，內(nèi)置512 KB FLASH ROM和64 KB RAM。

數(shù)據(jù)采集系統(tǒng)的工作原理：當ARM芯片發(fā)出采集指令的時，將模擬信號采集到主芯片中，并進行后續(xù)解算，同時將采集到的信息存貯到外置超大SRAM中，以備后期分析處理。系統(tǒng)結(jié)構(gòu)圖如圖1所示。

2 硬件電路設計

2．1 時鐘電路設計

主芯片有2個外部時鐘源，電路如圖2所示，32．758 kHz的晶體是一個低速外部晶體，它能為實時時鐘部件(RTC)提供一個低速但高度精確的時鐘源。8 MHz外部晶振作為系統(tǒng)的時鐘源，經(jīng)過倍頻后變成72 MHz為ARM提供時鐘。

2．2 復位電路

系統(tǒng)復位有多種方式：NRST引腳上出現(xiàn)低電平(外部復位)；窗口看門狗計數(shù)終止條件(WWDG復位)；獨立看門狗計數(shù)中止條件(IWDG復位)；軟件重圍(SW復位)；低電源管理復位。本方案中采用第一種復位方式，只需在外部加復位開關(guān)，方式簡單，便于操作。

2．3 JETG接口

仿真接口為JTAG形式，實現(xiàn)對STM32F103ZET6的仿真與調(diào)試。電路圖如圖3所示。