本文結合MSP430系列微處理器，詳細論述了通過控制改變MCU的時鐘頻率來降低功耗的設計方法。

　　1 功耗產生的原因

　　在CMOS電路中，功耗損失主要包括靜態(tài)功耗損失和動態(tài)功耗損失兩部分。其中靜態(tài)功耗主要是由反偏PN結的漏電流和晶體管的亞閾值電流引起的，其最主要的形式就是漏電損失。其實CMOS電路理論上不會有靜電功耗損失，因為從供應電源到地面沒有直接的路徑，但實際上晶體管總會有漏電電流的出現，從而出現漏電損失。在0.18μm工藝水平之下，其在功耗中所占比重大約為5%～10%，一般可以忽略(但是隨著工藝的提高，供電電壓的降低，又使其所占比重逐漸上升)。這樣，在CMOS電路中，動態(tài)功耗就成了這個系統(tǒng)功耗的主要組成部分，約占整體功耗的90%以上。定量地分析電路的動態(tài)功耗，可用以下公式表示：

　　其中：C為負載電容;VDD為電源電壓;?琢為翻轉幾率，即每個時鐘周期中發(fā)生的充放電周期個數;fCLK為時鐘頻率。從這個公式可以看到如何降低動態(tài)功耗從而降低整個CMOS電路的功耗。即可以減小翻轉的負載電容，降低電源電壓，減小節(jié)點的翻轉幾率，或者降低時鐘頻率。本文將主要圍繞如何動態(tài)降低時鐘頻率實現低功耗設計。

　　2 動態(tài)時鐘低功耗管理原理

　　MCU系統(tǒng)設計是個很復雜的過程，在一些條件下可能會用到整個系統(tǒng)的所有硬件資源，但是在一些應用中可能只需要其中很少的一部分硬件資源;在某些應用中可能需要很高的時鐘頻率，而在其他應用中卻可以工作在很低的工作頻率中。例如：當任務量很大時，MCU滿負荷工作，則需要較高的時鐘頻率，功耗較大;當任務量很小時，MCU負荷較輕，所需時鐘頻率較低，功耗就可以相應降低。動態(tài)配置系統(tǒng)的時鐘頻率就是以不犧牲系統(tǒng)的性能為前提，動態(tài)地管理系統(tǒng)的工作頻率來降低MCU的功耗。

　　3 低功耗動態(tài)時鐘實現

　　圖1為MSP430系列MCU基礎時鐘模塊。

　　MSP430基礎時鐘模塊包含以下3個時鐘輸入源。

　　(1)LFXT1CLK 低頻時鐘源：由LFXT1振蕩器產生(如圖2所示)。通過軟件將狀態(tài)寄存器中OSCOff復位后，LFXT1開始工作，即系統(tǒng)采用低頻工作。如果LFXT1CLK沒有用作SMCLK或MCLK信號，則可以用軟件將OSCOff置位，禁止LFXT1工作。

　　(2)XT2CLK高頻時鐘源：由XT2振蕩器產生。它產生時鐘信號XT2CLK，其工作特性與LFXT1振蕩器工作在高頻模式時類似?？珊唵蔚赝ㄟ^軟件設置XT2振蕩器是否工作，當XT2CLK沒有用作SMCLK或MCLK信號時，關閉XT2，選擇其他時鐘源。

　　(3)DCOCLK 數字控制RC振蕩器。由集成在時鐘模塊中的DCO振蕩器產生。DCO振蕩器是一個RC振蕩器，頻率可以通過軟件調節(jié)，其控制邏輯如圖3所示。當振蕩器LFXT1、XT2被禁止或失效時，DCO振蕩器被自動選作MCLK的時鐘源。因此由振蕩器失效引起的系統(tǒng)中斷請求可以得到響應，甚至在CPU關閉的情況下也能得到處理。

上一頁 1 2 下一頁