C8051F單片機(jī)實(shí)驗(yàn)系統(tǒng)設(shè)計(jì)
作者：
時(shí)間：2010-11-23
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2. 5 A／D和D／A模塊
C8051F020有一個(gè)片內(nèi)12位ADC(ADCO)和一個(gè)8位ADC(ADCl)，通道輸入多路選擇開(kāi)關(guān)和可編程增益放大器。
ADC的電壓基準(zhǔn)可以在模擬電源電壓(AV+)和一個(gè)外部VREF引腳之間選擇。A／D轉(zhuǎn)換有4種啟動(dòng)方式：軟件命令、定時(shí)器2溢出、定時(shí)器3溢出和外部信號(hào)輸入。這種靈活性允許用軟件事件、外部硬件信號(hào)或周期性的定時(shí)器溢出信號(hào)觸發(fā)轉(zhuǎn)換。轉(zhuǎn)換結(jié)束由一個(gè)狀態(tài)位指示，或者產(chǎn)生中斷(如果中斷被使能)。在轉(zhuǎn)換完成后，12位或8位轉(zhuǎn)換結(jié)果數(shù)據(jù)字被鎖存到兩個(gè)特殊功能寄存器中。這些數(shù)據(jù)字可以用軟件控制為左對(duì)齊或右對(duì)齊。
C805lF020內(nèi)部有兩個(gè)片內(nèi)12位電壓方式數(shù)／模轉(zhuǎn)換器(DAC)。每個(gè)DAC的輸出擺幅均為0 V到(VREF-1LSB)，對(duì)應(yīng)的輸入碼范圍是Ox000到OxFFF。C8051F020的VREF引腳可以由內(nèi)部電壓基準(zhǔn)或一個(gè)外部源驅(qū)動(dòng)。如果使用內(nèi)部電壓基準(zhǔn)，為了使DAC輸出有效，該基準(zhǔn)必須被使能。
本文設(shè)計(jì)了利用A／D和D／A模塊進(jìn)行簡(jiǎn)單的語(yǔ)音信號(hào)的存儲(chǔ)和回放，基本思想是將模擬語(yǔ)音信號(hào)經(jīng)過(guò)前置放大和濾波電路的處理，通過(guò)模數(shù)轉(zhuǎn)換器A／D轉(zhuǎn)換成數(shù)字信號(hào)，再通過(guò)單片機(jī)控制存儲(chǔ)在存儲(chǔ)器中，回放時(shí)，由單片機(jī)控制將數(shù)據(jù)從存儲(chǔ)器中讀出，然后通過(guò)數(shù)模轉(zhuǎn)換器D／A轉(zhuǎn)換成模擬信號(hào)，經(jīng)放大在揚(yáng)聲器或耳機(jī)上輸出語(yǔ)音。音頻前置放大和濾波電路如圖5所示。本文引用地址：http://cafeforensic.com/article/173130.htm
3 結(jié)束語(yǔ)
本開(kāi)發(fā)系統(tǒng)采用MCU+FPGA結(jié)構(gòu)，單片機(jī)負(fù)責(zé)過(guò)程控制和數(shù)據(jù)處理，FPGA實(shí)現(xiàn)各種外設(shè)的接口，同時(shí)FPGA還可以為單片機(jī)提供存儲(chǔ)器和I／O口等資源。由于電路中具有數(shù)字部分和模擬部分，在PCB制板時(shí)特別注意抗干擾處理，例如加去耦電容、數(shù)字地和模擬地一點(diǎn)連接、數(shù)字電源和模擬電源隔離等措施。
需要注意的是，采樣后的數(shù)字語(yǔ)音信號(hào)由于數(shù)據(jù)量很大，為了節(jié)省存儲(chǔ)空間，可以采取相應(yīng)的編碼技術(shù)去除冗余度，回放的語(yǔ)音質(zhì)量性噪比(RSN)較高。系統(tǒng)采用3．3 V供電單片機(jī)，功耗降低50％左右。通過(guò)配置內(nèi)部寄存器和外部時(shí)鐘切換電路，可靈活配置系統(tǒng)時(shí)鐘。通過(guò)單片機(jī)內(nèi)部交叉開(kāi)關(guān)的配置，設(shè)計(jì)者可以實(shí)現(xiàn)數(shù)字和模擬外設(shè)的引腳分配和器件的使能。經(jīng)過(guò)測(cè)試，各模塊均能夠達(dá)到設(shè)計(jì)要求，具有良好的可擴(kuò)展性和穩(wěn)定性，適合作為電子設(shè)計(jì)大賽和電子愛(ài)好者的開(kāi)發(fā)用板。
評(píng)論