色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > verilog PS2鍵盤解碼程序

          verilog PS2鍵盤解碼程序

          作者: 時間:2010-06-20 來源:網絡 收藏
          之前探討過PS/2編解碼以及數據傳輸協(xié)議,這次自己動手實現了利用FPGA接收編碼,然后通過串口傳輸到PC。做的比較簡單,只是通過FPGA把大寫字母A-Z轉換成相應的ASCII碼,只要字母按鍵被按下,就能在串口調試助手里顯示相應大寫字母。下面就共享代碼吧!
          除了頂層模塊,三個底層模塊分別為PS/2傳輸處理模塊、串口傳輸模塊以及串口波特率選擇模塊(下面只給出頂層模塊和PS/2傳輸處理模塊的代碼)。
          module ps2_key(clk,rst_n,ps2k_clk,ps2k_data,rs232_tx);
          input clk; //50M時鐘信號
          input rst_n; //復位信號
          input ps2k_clk; //接口時鐘信號
          input ps2k_data; //接口數據信號
          output rs232_tx; // RS232發(fā)送數據信號
          wire[7:0] ps2_byte; // 1byte鍵值
          wire ps2_state; //按鍵狀態(tài)標志位
          wire bps_start; //接收到數據后,波特率時鐘啟動信號置位
          wire clk_bps; // clk_bps的高電平為接收或者發(fā)送數據位的中間采樣點
          ps2scan ps2scan( .clk(clk), //按鍵掃描模塊
          .rst_n(rst_n),
          .ps2k_clk(ps2k_clk),
          .ps2k_data(ps2k_data),
          .ps2_byte(ps2_byte),
          .ps2_state(ps2_state)
          );
          speed_select speed_select( .clk(clk),
          .rst_n(rst_n),
          .bps_start(bps_start),
          .clk_bps(clk_bps)
          );
          my_uart_tx my_uart_tx( .clk(clk),
          .rst_n(rst_n),
          .clk_bps(clk_bps),
          .rx_data(ps2_byte),
          .rx_int(ps2_state),
          .rs232_tx(rs232_tx),
          .bps_start(bps_start)
          );
          Endmodule
          module ps2scan(clk,rst_n,ps2k_clk,ps2k_data,ps2_byte,ps2_state);
          input clk; //50M時鐘信號
          input rst_n; //復位信號
          input ps2k_clk; //接口時鐘信號
          input ps2k_data; //PS2接口數據信號
          output[7:0] ps2_byte; // 1byte鍵值,只做簡單的按鍵掃描
          output ps2_state; //當前狀態(tài),ps2_state=1表示有鍵被按下
          //------------------------------------------
          reg ps2k_clk_r0,ps2k_clk_r1,ps2k_clk_r2; //ps2k_clk狀態(tài)寄存器
          //wire pos_ps2k_clk; // ps2k_clk上升沿標志位
          wire neg_ps2k_clk; // ps2k_clk下降沿標志位
          always @ (posedge clk or negedge rst_n) begin
          if(!rst_n) begin
          ps2k_clk_r0 = 1'b0;
          ps2k_clk_r1 = 1'b0;
          ps2k_clk_r2 = 1'b0;
          end
          else begin //鎖存狀態(tài),進行濾波
          ps2k_clk_r0 = ps2k_clk;
          ps2k_clk_r1 = ps2k_clk_r0;
          ps2k_clk_r2 = ps2k_clk_r1;
          end
          end
          assign neg_ps2k_clk = ~ps2k_clk_r1 ps2k_clk_r2; //下降沿
          //------------------------------------------
          reg[7:0] ps2_byte_r; //PC接收來自PS2的一個字節(jié)數據存儲器
          reg[7:0] temp_data; //當前接收數據寄存器
          reg[3:0] num; //計數寄存器
          always @ (posedge clk or negedge rst_n) begin
          if(!rst_n) begin
          num = 4'd0;
          temp_data = 8'd0;
          end
          else if(neg_ps2k_clk) begin //檢測到ps2k_clk的下降沿
          case (num)
          4'd0: num = num+1'b1;
          4'd1: begin
          num = num+1'b1;
          temp_data[0] = ps2k_data; //bit0
          end
          4'd2: begin
          num = num+1'b1;
          temp_data[1] = ps2k_data; //bit1
          end
          4'd3: begin
          num = num+1'b1;
          temp_data[2] = ps2k_data; //bit2
          end
          4'd4: begin
          num = num+1'b1;
          temp_data[3] = ps2k_data; //bit3
          end
          4'd5: begin
          num = num+1'b1;
          temp_data[4] = ps2k_data; //bit4
          end
          4'd6: begin
          num = num+1'b1;
          temp_data[5] = ps2k_data; //bit5
          end
          4'd7: begin
          num = num+1'b1;
          temp_data[6] = ps2k_data; //bit6
          end

          上一頁 1 2 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉