2.4 實(shí)驗(yàn)結(jié)果分析

測(cè)試電路在靜態(tài)負(fù)載以及動(dòng)態(tài)負(fù)載不同負(fù)載條件下，系統(tǒng)供電電壓VSYS 的穩(wěn)定性以及VBAT1_SYS 與VBAT2_SYS 之間是否相互影響：

1) 備電不在位，主電提供系統(tǒng)電壓VSYS，VBAT1_SYS>VBAT2_SYS 條件下插入備電。過程中不存在主電、備電切換供電過程，測(cè)試VSYS 電壓的穩(wěn)定性以及備電對(duì)主電通路的影響;

2) 備電不在位，主電提供系統(tǒng)電壓VSYS，VBAT1_SYS

3) 備電在位，主電提供系統(tǒng)電壓VSYS，VBAT1_SYS>VBAT2_SYS，拔出備電。過程中不存在主電、備電切換供電過程，測(cè)試VSYS 的穩(wěn)定性以及備電對(duì)主電通路的影響;

4) 備電在位，備電提供系統(tǒng)電壓VSYS，VBAT1_SYS

下面分為靜態(tài)負(fù)載電流以及動(dòng)態(tài)負(fù)載電流兩種情況，在不同工作條件下測(cè)試系統(tǒng)電壓VSYS的穩(wěn)定性以及VBAT1_SYS 與VBAT2_SYS 之間是否相互影響，其中：CH1-VSYS，CH2-VBAT1_SYS，CH3-VBAT2_SYS，CH4-ISYS。

1) 持續(xù)負(fù)載電流條件下測(cè)試

測(cè)試方法：VSYS 系統(tǒng)供電端上加恒定3A 靜態(tài)電流負(fù)載，在主電、備電供電條件下，測(cè)試備電插入、拔出過程中VSYS 電壓的穩(wěn)定性和穩(wěn)定性。

圖6 靜態(tài)負(fù)載備電插入 (VBAT1_SYS>VBAT2_SYS)

圖7 靜態(tài)負(fù)載備電插入 (VBAT1_SYS

圖8 靜態(tài)負(fù)載備電拔出( VBAT1_SYS>VBAT2_SYS)

圖9 靜態(tài)負(fù)載備電拔出( VBAT1_SYS

測(cè)試結(jié)果表明：在靜態(tài)電流負(fù)載條件下，備電的插入、拔出能夠保證系統(tǒng)電壓VSYS 電壓的穩(wěn)定性以及供電的可靠性，另外備電的插入、拔出不會(huì)對(duì)主電電源產(chǎn)生影響。