過(guò)去幾年中，SoC還是個(gè)讓業(yè)界摸索其定義和作法的階段，然而，這個(gè)階段很顯然已經(jīng)跨越，沒(méi)有多少人懷疑今日的晶片設(shè)計(jì)必須有系統(tǒng)化的架構(gòu)與能力了?，F(xiàn)階段IC設(shè)計(jì)業(yè)者所關(guān)注的問(wèn)題已經(jīng)轉(zhuǎn)向：如何以又快又好的方式來(lái)發(fā)展SoC晶片。

Tensilica總裁Chris Rowen在今年的電子產(chǎn)業(yè)高峰會(huì)（Electronics Summit 2005）中提出SoC設(shè)計(jì)的六項(xiàng)新架構(gòu)原則，相當(dāng)具有叁考價(jià)值：

(1)普遍性：可用在所有的嵌入式應(yīng)用設(shè)計(jì)上；

(2)系統(tǒng)性：整個(gè)設(shè)計(jì)流程要涵蓋從架構(gòu)規(guī)范到最後的軟硬體整合；

(3)低成本：設(shè)計(jì)投資和制程成本要低；

(4)低風(fēng)險(xiǎn)：設(shè)計(jì)上的錯(cuò)誤可以避免或容易修正；

(5)可程式性：產(chǎn)生的平臺(tái)能很容易地因應(yīng)市場(chǎng)對(duì)新功能的需求；

(6)自動(dòng)化：一般的工作團(tuán)隊(duì)就能完成高復(fù)雜度的任務(wù)。

在這樣的架構(gòu)需求下，SoC的設(shè)計(jì)方法學(xué)上已面臨大幅改變的臨界點(diǎn)。目前電子業(yè)界議論沸騰的方向是發(fā)展更高抽象層級(jí)、系統(tǒng)導(dǎo)向的硬體描述語(yǔ)言，也就是SystemC、SystemVerilog和Verilog 2005、VHDL 200x等統(tǒng)稱電子系統(tǒng)級(jí)（ESL）的語(yǔ)言。透過(guò)這種較高層級(jí)的語(yǔ)言，希??讓晶片設(shè)計(jì)師能把更多時(shí)間用在專案開(kāi)始時(shí)的品規(guī)劃、定義和劃分上。

然而，要做到這一步并非一蹴可及的。就現(xiàn)實(shí)面來(lái)看，晶片設(shè)計(jì)者眼前更迫切需要的是一些好用的工具，以幫助他們整合現(xiàn)有的設(shè)計(jì)流程。MathWorks的MATLAB是一個(gè)很好的例子，它為訊號(hào)處理的設(shè)計(jì)者提供了高度模組化環(huán)境，也就是透過(guò)很直覺(jué)化的介面、功能成熟的資料以及強(qiáng)大的圖形和視覺(jué)化能力來(lái)幫助設(shè)計(jì)者對(duì)訊號(hào)處理演算進(jìn)行分析和除錯(cuò)。

即使已做到這樣的地步，MATLAB離下一代ESL語(yǔ)言的境界仍有一段距離。它的M語(yǔ)言是功能強(qiáng)大的模組化語(yǔ)言，但還無(wú)法進(jìn)一步過(guò)渡到提供適合建置及驗(yàn)證的環(huán)境。不過(guò)，如果有更多的輔助工具，比方說(shuō)讓MATLAB具有將浮點(diǎn)演算（floating-point algorithm）更容易轉(zhuǎn)換成定點(diǎn)（fixed-point）的能力，及快速、有效率的應(yīng)用層級(jí)模擬能力，和高效率地從M語(yǔ)言產(chǎn)生C程式碼，那設(shè)計(jì)者就能針對(duì)系統(tǒng)級(jí)的要求進(jìn)行反覆的測(cè)試確認(rèn)，而且能很快地將他們的演算要求轉(zhuǎn)換到ASIC或FPGA的驗(yàn)證流程中，以及DSP的建置上頭。

若能實(shí)現(xiàn)這樣的工作環(huán)境，M語(yǔ)言已離ESL語(yǔ)言企求的境界不遠(yuǎn)，而這也是比較務(wù)實(shí)和容易做到的途徑。這樣的概念并不限於DSP的開(kāi)發(fā)，也同樣適用於其他的建置目標(biāo)，包括ASIC、FPGA或可程式處理器?？磥?lái)，在一統(tǒng)江湖的系統(tǒng)級(jí)語(yǔ)言成形前，EDA及晶片設(shè)計(jì)者還是得先在各別的領(lǐng)域好好下工夫才行。

本文由 CTIMES 同意轉(zhuǎn)載，原文鏈接:http://www.ctimes.com.tw/DispCols/cn/0504111944WS.shtmll