摘要：為了提高數(shù)據(jù)采集系統(tǒng)的采樣速度、轉(zhuǎn)換精度、降低系統(tǒng)功耗，設(shè)計(jì)了一種采用TI公司的C5000系列定點(diǎn)DSP芯片TMS320VC5509和ADI Device公司的2通道的、軟件可選的、雙極性輸入的、最高轉(zhuǎn)換速率是1MSpS、12位的帶符號(hào)的逐次逼近型串行AD7322的數(shù)據(jù)采集系統(tǒng)，并闡述了該系統(tǒng)的主要硬件電路的搭建原理、連接方法以及采集過(guò)程。該系統(tǒng)的前端數(shù)據(jù)采集單元采用2160像元的TCD1206SUP線陣CCD作為圖像傳感器，CCD輸出的視頻信號(hào)經(jīng)過(guò)一個(gè)二階有源低通濾波電路進(jìn)行濾波后，被高速串行A／D轉(zhuǎn)換器AD7322采集并轉(zhuǎn)換成數(shù)字信號(hào)，然后將數(shù)字信號(hào)送進(jìn)DSP。通過(guò)測(cè)試表明，該系統(tǒng)設(shè)計(jì)方案合理，達(dá)到了設(shè)計(jì)目的和要求。

關(guān)鍵詞：TMS320VC5509；AD7322；數(shù)據(jù)采集；電路連接

在以DSP為主的嵌入式應(yīng)用系統(tǒng)中，經(jīng)常用到前端數(shù)據(jù)采集單元，在該單元中對(duì)所采集的信號(hào)進(jìn)行濾波，然后經(jīng)過(guò)A／D轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換，最后將采集到的信號(hào)傳入DSP芯片中。這里給出了一種采用TI公司的C5000系列定點(diǎn)DSP芯片TMS320VC5509和ADI Device公司的2通道的、軟件可選的、雙極性輸入的、最高轉(zhuǎn)換速率是1MSpS、12位的帶符號(hào)的逐次逼近型串行AD7322的數(shù)據(jù)采集系統(tǒng)。

1 關(guān)鍵硬件接口電路實(shí)現(xiàn)

1．1 CCD模塊

采用東芝公司的TCD1206SUP線陣CCD，TCD1206SUP器件是一種典型的雙溝道線陣CCD器件，具有較高的靈敏度和很低的暗電流噪聲，光敏像元數(shù)目為2160，每個(gè)光敏單元的尺寸為14μm、14μm高，中心距亦為14μm，光敏元陣列總長(zhǎng)為30．24 mm。有4檔驅(qū)動(dòng)頻率可以設(shè)定，分別為500 kHz，250 kHz，125 kHz，62．25 kHz。對(duì)外接口采用標(biāo)準(zhǔn)的9針(DB9)連接。其中FC為行同步脈沖信號(hào)，其高電平到來(lái)標(biāo)志著一行輸出的開(kāi)始。SP為像元同步脈沖，對(duì)應(yīng)一行中每一個(gè)點(diǎn)的輸出。U0為經(jīng)過(guò)放大輸出的視頻信號(hào)，A0～A3為積分時(shí)間設(shè)置端口，+5 V和+12 V為直流電源，GND為地線，驅(qū)動(dòng)器的地線與DB9連接口的外殼相連。積分時(shí)間控制信號(hào)A0～A3均為標(biāo)準(zhǔn)TTL電平控制，0000～1111分別控制16檔積分時(shí)間變換；0000時(shí)間最短，1111時(shí)間最長(zhǎng)。

1．2 低通濾波電路

由于CCD輸出的視頻信號(hào)中，混雜有幅度較大的復(fù)位脈沖干擾和攜帶有高頻噪聲信號(hào)，為了削弱頻率較高的干擾、噪聲，在CCD與AD轉(zhuǎn)換器之間加一個(gè)二階有源低通濾波電路，濾去高頻干擾信號(hào)，以保證硬件電路的系統(tǒng)精度。低通濾波電路如圖1所示。

圖2中的放大器為精密低噪聲運(yùn)算放大器OPA121，它是一個(gè)低成本高速FET場(chǎng)效應(yīng)管差分輸入精密運(yùn)算放大器，差模和共模阻抗都很高。偏置采用共射共基電路，具有很低的輸入偏流，并且有調(diào)零輸出端。片內(nèi)有經(jīng)激光修正、電解質(zhì)絕緣防護(hù)和新的電路設(shè)計(jì)，使芯片獲得了極小的偏流噪聲和很低的漂移。OPA121的8腳為芯片基底連接，一般不需要調(diào)零。但是若要調(diào)零，在1、5腳與負(fù)電源接入10 kΩ多圈電位器即可，調(diào)整范圍為±10 mV。在使用時(shí)要對(duì)輸入端適當(dāng)進(jìn)行保護(hù)，否則就會(huì)失去運(yùn)放的固有特性。而且電容C的容量不易超過(guò)1μF，因?yàn)榇笕萘康碾娙萜黧w積大，而且價(jià)格高，應(yīng)盡量避免使用。其中電阻R2=R3=R=6．4 kΩ，電容C10=C11=C=0．1pF，這樣計(jì)算出該濾波電路的截止頻率和增益分別如下式：

f-3dB=1／2πRC=250kHz (1)

G=1+(R5／R4)=1.57 (2)

1．3 A／D轉(zhuǎn)換

AD7322是ADI Device公司的2通道的、軟件可選的、雙極性輸入的、最高轉(zhuǎn)換速率是1MSpS、12位的帶符號(hào)的逐次逼近型串行AD。它有以下特點(diǎn)：軟件可選的輸入電壓范圍有±10 V，±5 V，±2．5 V，0 V～+10 V；2個(gè)模擬輸入通道，可以配置成單端模擬輸入、真差分模擬輸入、偽差分模擬輸入；低功耗，其最大功耗30 mW；自動(dòng)節(jié)電功能；模擬輸入阻抗高；內(nèi)置2．5 V的參考電壓。

AD7322的功能結(jié)構(gòu)如圖2所示。其中是片選信號(hào)，低有效。這個(gè)腳的輸入電平有兩個(gè)功能，一個(gè)是AD7322轉(zhuǎn)換初始化的標(biāo)識(shí)，一個(gè)是串行數(shù)據(jù)搬移幀的標(biāo)識(shí)。VIN0、VIN1是模擬輸入通道0和模擬輸入通道1，模擬輸入通道的轉(zhuǎn)換是通過(guò)控制寄存器的通道地址位ADD0來(lái)進(jìn)行選擇。如前文所述，輸人通道可以接收±10 V，±5 V，±2．5 V的雙極性電壓輸入，也可以接收0～+10 V范圍的單極性電壓輸入。VSS是為模擬輸入部件提供的負(fù)極性電壓，VDD是為模擬輸入部件提供的正極性電壓。VCC是提供給AD7322片上的ADC的核心電壓2．7～5．25 V，該端去耦到模擬地。VDRIVE提供輸入的邏輯電壓，這個(gè)電壓決定了片上接口工作的電壓范圍，該引腳去耦到數(shù)字地，而且該電壓可能與VCC引腳上的電壓不相同，但是不能超過(guò)VCC電壓的0．3V。REFIN／OUT是輸入輸出參考電壓，AD7322包含一個(gè)2．5 V的內(nèi)部參考電壓，當(dāng)選用內(nèi)部參考電壓時(shí)，在這個(gè)引腳上要放置一個(gè)680nF的電容，當(dāng)使用外部參考電壓時(shí)，內(nèi)部參考電壓失效。DIN是數(shù)據(jù)輸入引腳，該引腳上的數(shù)據(jù)是寫到片上寄存器中的數(shù)據(jù)，并在SCLK時(shí)鐘的下降沿打入到寄存器中。DOUT是串行數(shù)據(jù)輸出引腳，轉(zhuǎn)換的輸出數(shù)據(jù)以一個(gè)串行數(shù)據(jù)流形式輸出在該引腳上，并且這些數(shù)據(jù)位在輸入SCLK的下降沿被輸出，經(jīng)過(guò)16個(gè)SCLK后才可以訪問(wèn)這些數(shù)據(jù)。這個(gè)數(shù)據(jù)流包含2個(gè)前導(dǎo)0，1個(gè)通道說(shuō)明位，1個(gè)符號(hào)位，12個(gè)轉(zhuǎn)換數(shù)據(jù)位。輸出的數(shù)據(jù)的第一位以高字節(jié)開(kāi)始。SCLK是串行時(shí)鐘輸入，一個(gè)串行時(shí)鐘輸入需要提供給SCLK來(lái)用做從AD7322訪問(wèn)數(shù)據(jù)的時(shí)鐘。這個(gè)時(shí)鐘也用做轉(zhuǎn)換過(guò)程的時(shí)鐘源。