一、串行數(shù)據(jù)系統(tǒng)的基本知識(shí)
隨著串行數(shù)據(jù)速率的不斷提升，串行數(shù)據(jù)系統(tǒng)的傳輸結(jié)構(gòu)也不斷的發(fā)生著變化以適應(yīng)高速傳輸?shù)囊螅?br />下圖1所示為不同的數(shù)據(jù)速率所對(duì)應(yīng)的系統(tǒng)傳輸結(jié)構(gòu)：

從左到右依次為全局時(shí)鐘系統(tǒng)結(jié)構(gòu)、源同步時(shí)鐘系統(tǒng)結(jié)構(gòu)、嵌入式時(shí)鐘系統(tǒng)結(jié)構(gòu)，隨著數(shù)據(jù)速率的進(jìn)一步提升，還有可能出現(xiàn)其它多種結(jié)構(gòu)，如下圖2的前向時(shí)鐘系統(tǒng)結(jié)構(gòu)，在10Gbps以上的串行數(shù)據(jù)傳輸系統(tǒng)中很可能會(huì)使用這種傳輸結(jié)構(gòu)

從上圖1中可以看出：
1、典型串行數(shù)據(jù)傳輸系統(tǒng)主要構(gòu)成因素包括：發(fā)送端TX，接收端RX，時(shí)鐘信號(hào)及其傳輸通道，數(shù)據(jù)信號(hào)及其傳輸通道
2、隨著數(shù)據(jù)速率的提升，串行數(shù)據(jù)系統(tǒng)傳輸結(jié)構(gòu)發(fā)生的變化主要集中在時(shí)鐘信號(hào)及其傳輸通道的變化，在當(dāng)前新一代的串行數(shù)據(jù)系統(tǒng)中，如PCI Express(I，II)，SATA(I，II)等，已經(jīng)沒(méi)有了專門的時(shí)鐘信號(hào)傳輸通道，而是將時(shí)鐘信號(hào)嵌入到了數(shù)據(jù)中進(jìn)行傳輸，因此需要在接收端能有效的將時(shí)鐘恢復(fù)出來(lái)，那么為何數(shù)據(jù)速率的提升需要改變時(shí)鐘信號(hào)及其傳輸結(jié)構(gòu)呢？了解下接收端芯片的基本工作原理會(huì)有助于我們理解這些變化。

通信系統(tǒng)的實(shí)質(zhì)是通過(guò)一段介質(zhì)發(fā)送或者接收數(shù)據(jù)。發(fā)送端TX發(fā)出不同編碼形式的高速串行數(shù)據(jù)，經(jīng)過(guò)一段鏈路傳輸后到達(dá)接收端RX，串行數(shù)據(jù)在傳輸過(guò)程中會(huì)受到各種各樣的干擾，引起數(shù)據(jù)的抖動(dòng)，串行數(shù)據(jù)系統(tǒng)工作的目的就是要盡可能的減少這些干擾的影響使得接收端能準(zhǔn)確無(wú)誤的恢復(fù)出發(fā)送端發(fā)送過(guò)來(lái)的數(shù)據(jù)。如下圖3所示，

由于接收端（一般是由D觸發(fā)器構(gòu)成）需要使用時(shí)鐘采樣來(lái)完成同步接收數(shù)據(jù)，因此時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)之間的同步關(guān)系是非常重要的，即必須要滿足一定的建立時(shí)間和保持時(shí)間。因此串行數(shù)據(jù)時(shí)鐘系統(tǒng)結(jié)構(gòu)的變化最根本上是為了滿足時(shí)鐘與數(shù)據(jù)之間的時(shí)序關(guān)系，以便接收端能正確的接收到信號(hào)。
接收端D觸發(fā)器的工作原理

D觸發(fā)器觸發(fā)直流電平示例（時(shí)鐘上升沿觸發(fā)）：