該檢測電路可廣泛用于日常生產(chǎn)、生活及軍事。在許多電子技術資料中也有一些序列信號檢測電路的設計，但設計方法單一、擴展性不強。下面通過實例來說明電路的3種設計方法。

　　設計任務：設計一個二進制序列信號檢測器，它有一個輸入X，當接收到的序列為1001，則在上述序列輸入最后一個1的同時，電路輸出Z=1，否則輸出為0，輸入序列可以重疊。例如：當輸入X的序列為0100100101001(首位在左)，對應輸出Z=0000100100001。

　　1 用分立觸發(fā)器設計

　　觸發(fā)器的種類很多，其中雙端輸入的JK觸發(fā)器和單端輸入的D觸發(fā)器最具代表性。由于用D觸發(fā)器設計的電路更為簡單，故采用它來設計電路。

　　1.1 邏輯抽象

　　由于待檢測的序列為1001，故設電路在一直輸入0時的狀態(tài)為S0，輸入一個1以后的狀態(tài)為S1，連續(xù)輸入10以后的狀態(tài)為S2，連續(xù)輸入100后的狀態(tài)為S3，連續(xù)輸入1001后的狀態(tài)為S4。于是得到狀態(tài)轉(zhuǎn)換如圖1所示。

　　圖1 狀態(tài)轉(zhuǎn)換圖

　　選取第1、3行解釋其原理：S0表示接收到的是0，當在此基礎上再接收到一個0后變?yōu)?0，而需要檢測的序列是1001，所以電路狀態(tài)仍然停留在S0上;當電路在S0的基礎上接收到1后表示接收到1001序列中的第一個1，于是電路狀態(tài)轉(zhuǎn)為S1。同理S2表示已經(jīng)接收到10，當在此基礎上接收到0后變?yōu)?00，電路轉(zhuǎn)到S3，但是接收到1后則變?yōu)?01，于是前面接收的兩位代碼失去作用，只有第3位的1可作為1001的第一位，所以電路狀態(tài)轉(zhuǎn)回S1。

　　通過觀察狀態(tài)轉(zhuǎn)換表，可以發(fā)現(xiàn)，S1和S4在同樣的輸入下有同樣的輸出，而且狀態(tài)轉(zhuǎn)移后得到同樣的次態(tài)。因此它們是等價的可以合并，于是，狀態(tài)轉(zhuǎn)換表可以化簡如圖2所示。

　　圖2 化簡后的轉(zhuǎn)換表

　　從物理概念上也不難理解這種情況。當電路連續(xù)接收到1001后，輸出為1，但序列可以重疊，故最后一個1可作為下一個1001序列的第一位，所以電路在連續(xù)接收到1001后的狀態(tài)S4實際上就是S1。

　　1.2 編碼

　　由化簡后的狀態(tài)轉(zhuǎn)換表2可知，電路總共有4種狀態(tài)(S0～S3)，而每個觸發(fā)器的輸出Q可以用0或1表示兩種狀態(tài)，于是兩個觸發(fā)器的輸出Q1Q0的4種00、01、10、11就可以表示這4種狀態(tài)S0～S3。這個過程即為編碼。

　　1.3 列真值表并寫出狀態(tài)方程

　　將化簡后的狀態(tài)轉(zhuǎn)換為表中各狀態(tài)，用編碼表示即得到真值表，如圖3所示。其中表示Q1Q0的下一狀態(tài)。寫出關于X，Q1，Q0的方程，即電路的狀態(tài)方程，如式(1)所示。

　　圖3 真值表

　　1.4 作邏輯電路圖

　　由于D觸發(fā)器的特性方程為Q*=D，從而

，根據(jù)該方程就可以畫出邏輯電路圖，如圖4所示。

　　圖4 序列碼檢測器邏輯電路圖

　　2 將觸發(fā)器接成移位寄存器進行設計

　　以上設計方法主要依靠電路的狀態(tài)轉(zhuǎn)換實現(xiàn)序列碼檢測，雖然所得電路簡單，但是設計過程較復雜，特別是當需要檢測的序列碼位數(shù)較長時，工作量較大。為此，將觸發(fā)器接成移位寄存器的方式，可簡化電路設計，同時也便于擴展成位數(shù)更多的序列碼檢測器。用4個D觸發(fā)器接成的向右移位寄存器。電路如圖5所示。

　　圖5 移位寄存器型序列碼檢測器

　　由圖5可知，

。在移位脈沖clk作用下，輸入端X輸入的二進制碼依次向右移動，每當出現(xiàn)一個完整的1001序列時，輸出端Z便出現(xiàn)高電平。這樣就實現(xiàn)了序列碼檢測的功能。