摘要：介紹了一種基于新器件和設(shè)計方法的短波全數(shù)字的傳輸結(jié)構(gòu)。該方法通過大量采用數(shù)字器件可以獲得許多技術(shù)優(yōu)勢和進步，可以為面向未來的設(shè)備提供更為先進的硬件平臺。
關(guān)鍵詞：數(shù)字傳輸；采樣單元；數(shù)字信號處理；軟件無線電

0 引言
VHF頻段(短波)是電磁頻譜中使用密度較高的部分，包括通信、雷達、測控等系統(tǒng)均在該頻段內(nèi)有所出現(xiàn)，所以，各個領(lǐng)域均以短波接收機作為系統(tǒng)的前端。傳統(tǒng)設(shè)備一般通過天線和模擬前端設(shè)備完成信號的預(yù)處理，特別是當(dāng)數(shù)字處理設(shè)備和模擬前端設(shè)備距離較遠時，還需要配置高功率放大設(shè)備以保證信號的長距離傳輸。隨著數(shù)字芯片和設(shè)計技術(shù)的不斷進步，這種體制可望被更為先進合理的結(jié)構(gòu)所替代。

1 短波全數(shù)字傳輸系統(tǒng)的整體結(jié)構(gòu)
由于短波頻段本身范圍有限(0～30 MHz)，實際使用時往往信號帶寬有限，如通信系統(tǒng)在短波頻段的典型帶寬為6．4 kHz。所以，模擬分機除了變頻外，還需要對信號進行窄帶濾波處理。
傳統(tǒng)的短波接收系統(tǒng)結(jié)構(gòu)是由天線、模擬前端、功率放大器、數(shù)字后端等組成，其傳統(tǒng)結(jié)構(gòu)如圖1所示。

著數(shù)字集成芯片和電路設(shè)計技術(shù)的進步，特別是高速高量化位數(shù)的ADC和DAC的成熟、高速SERDES芯片的出現(xiàn)、光纖傳輸模塊和FPGA等數(shù)字信號處理芯片的應(yīng)用，為這些關(guān)鍵技術(shù)構(gòu)建全數(shù)字的傳輸結(jié)構(gòu)提供了基本的支撐。
根據(jù)數(shù)字系統(tǒng)的能力和特點，使用先進的數(shù)字芯片和技術(shù)，可以構(gòu)架一種先進的短波全數(shù)字傳輸結(jié)構(gòu)，圖2所示就是一種全數(shù)字的傳輸結(jié)構(gòu)。

圖2中，模擬器件和設(shè)備的比重大為降低，數(shù)字器件基本上都可從天線后介入到系統(tǒng)，保留低噪放器件的目的主要是為了保證接收機合理的噪聲系數(shù)，同時也提升信號電平，以保證小信號能夠被放大到ADC的有效采樣電平范圍之內(nèi)。
高速高量化位數(shù)的ADC為系統(tǒng)的帶內(nèi)數(shù)據(jù)采集、系統(tǒng)動態(tài)范圍和靈敏度提升提供了保證。
ADC后的數(shù)字信號可以通過SERDES結(jié)構(gòu)進入光模塊，并將其轉(zhuǎn)換為光信號后通過光纖介質(zhì)進行高速、長距離和低誤碼率的傳輸。
FPGA為寬帶內(nèi)的信號處理提供了數(shù)字硬件平臺，通過成熟的數(shù)字信號處理算法和硬件設(shè)計技術(shù)，就可以輕松的實現(xiàn)數(shù)字信號下的信號變頻和濾波處理。