為了少占用CPU的I/O端口,X24C45的DI腳和DO腳通常連接到CPU的同一個I/O口（如圖1所示）。READ指令將RAM中AAAA地址的數(shù)據(jù)讀出,該指令的最低位為無關(guān)位,這樣正好允許在READ指令的第八個時鐘周期內(nèi)將I/O口由輸出轉(zhuǎn)換為輸入。RAM的讀操作時序如圖3所示。

　　WRITE指令將數(shù)據(jù)寫入RAM的AAAA地址中,其時序如圖4所示。需要說明的是,RAM中的每個地址存儲16bit數(shù)據(jù)。

　　3 X24C45應(yīng)用時需注意的問題

　　X24C45實際應(yīng)用時與CPU的連接如圖1所示。前面已經(jīng)提到為節(jié)省CPU的I/O端口,可以將DI腳和DO腳連接到CPU的同一個I/O口（PA4）。

　　在此要特別強調(diào)的是,電容C和二極管D本來是沒有加上去的,X24C45芯片手冊中也沒有這樣說明。但在實際應(yīng)用中筆者發(fā)現(xiàn),在沒有加上電容C和二極管D的情況下,X24C45會出現(xiàn)掉電時備份數(shù)據(jù)出錯的現(xiàn)象。究其原因,是因為在X24C45中將當前數(shù)據(jù)由RAM存儲到EEPROM時需要一定的時間（該時間典型數(shù)值為2ms,最長可達5ms）,而且啟動自動存儲的閾值電壓在4.0V～4.3V之間,數(shù)據(jù)由RAM存儲到EEPROM所需要的最低電源電壓為3.5V,掉電后電源電壓由閥值電壓電路和負載的不同而不同。顯然,掉電后電源電壓由閥值電壓下降到3.5V所需的時間如果少于數(shù)據(jù)由RAM存儲到EEPROM所需的時間,就會出現(xiàn)一部分數(shù)據(jù)因不能被及時備份而丟失的問題,而這種問題的出現(xiàn)如果不采取相應(yīng)的措施是可能被避免的。圖1中的電容C和二極管D可以保證掉電后X24C45電源端的電壓由閥值電壓下降到3.5V所需時間足夠長,從而杜絕掉電時備份數(shù)據(jù)出錯的情況。

　　4 X24C45相關(guān)操作的軟件實現(xiàn)

　　X24C45與MC68HC05C4單片機的硬件連接如圖1所示。下面給出與其對應(yīng)的有關(guān)X24C45的前次數(shù)據(jù)恢復到RAM和自動存儲功能能使設(shè)置等操作的軟件編程。

SAMP：LDA #$1C $1C=00011100
STA $04 設(shè)置PA2、PA3、PA4為輸出
LDA #$00
STA $00 初始化PA2、PA3、PA4為0
LDA #$85 $85=10000101為RCL指令
STA $81 將RCL指令送至待發(fā)送地址
JSR CEHI 調(diào)用置CE為高子程序
JSR OUTB 調(diào)用輸出8bit子程序
JSR CELO 調(diào)用置CE為低子程序
LDA #$82 $82=10000010為ENAS指令
STA $81 將ENAS指令送至待發(fā)送地址
JSR CEHI 調(diào)用置CE為高子程序
JSR OUTB 調(diào)用輸出8bit子程序
JSR CELO 調(diào)用置CE為低子程序
……
CEHI：BSET 2,$00 置CE（PA2）為高
RTS
OUTB：LDA #$08 準備移出8個bit
STA $84 將8送至計數(shù)器
LOOP：ROL $81 待發(fā)送內(nèi)容循環(huán)左移
BCC IS0 C=0轉(zhuǎn)移至IS0
BSET 4,$00 送1至DI/O（PA4）
BRA IS1 跳轉(zhuǎn)至IS1
IS0：BCLR 4,$00 送0至DI/O（PA4）
IS1：JSR CLOCK 調(diào)用時鐘信號子程序
DEC $84 計數(shù)器減1
BNE LOOP 計數(shù)器內(nèi)容≠0跳轉(zhuǎn)
RTS 計數(shù)器內(nèi)容=0結(jié)束
CELO：BCLR 4,$00 將DI/O（PA4）拉低
BCLR 2,$00 置CE（PA2）為低
RTS
CLOCK：BSET 3,$00 置SK（PA3）為高
BCLR 3,$00 置SK（PA3）為低
RTS

　　限于篇幅,CPU對X24C45其它操作的軟件編程不再贅述。按照上述硬件、軟件的設(shè)計思想,已將X24C45成功地應(yīng)用在電話計費器的設(shè)計中。