利用仿真手段驗證串行鏈路信道是非常重要的。在非理想信道中，仿真需要包含成千上萬個位的變化。工程師可以通過下載MacroModel模板，根據要求進行必要的修改后，依賴各種資源和本文提到的實例，可創(chuàng)建更快速的模型來執(zhí)行這種類型的仿真。

隨著差分信號頻率的不斷提高，數千兆赫茲級(MGH，Multi-GigaHertz)系統(tǒng)仿真已勢在必行。特別是當系統(tǒng)和封裝的探測變得越來越困難，硅片中的信號越來越明顯地需要均衡嵌入時更是如此。而硅片封裝電路板建模技術還在十字路口徘徊；IBIS模型不能處理預加重，晶體管模型速度太慢，無法仿真足夠的位數。這樣的問題影響到了你的設計嗎?

用于MGH仿真的新技術已經推出，這種技術也許要比想象中的更簡單。本文將說明這種解決方案的重要性，并解釋應用時需要知道的一些基礎理論。經過深入研究后你會發(fā)現后續(xù)步驟只是簡單的點擊鼠標而已。

拓展眼圖，仿真更多的位數ALT=圖1：仿真位越多，眼圖高度越小。>

串行MGH收發(fā)器主要用來適配并作用于多種多樣的系統(tǒng)互連或“信道”中間。而這些信道通常都很不理想，具有各種各樣的損耗以及不連續(xù)和不匹配的阻抗特性?？焖俜抡嬉话愣寄馨l(fā)現這些問題，并幫助找到解決方案，同時也可用來證實差分信號電壓能按要求進行切換。

然而，非理想信道也可能會產生一些令人難以理解和量化的行為。某些位模可能會結合系統(tǒng)中未端接的能量而產生不可預期的結果。雖然象8b/10b這樣的編碼方法能夠減少可能的位組合數量，但如果沒有測試長位流的話很難對信道做到完全驗證。這里的“長”正比于被信道的恢復時間或“存儲器”覆蓋時希望的位變量。

如圖1所示，我們需要對信道進行長位流驗證。從圖1可以看出，當仿真的位數量增加時，MGH串行鏈路的眼圖高度會變小。與300位時的測試相比，在測試20,000位后眼圖高度減少到了60%。事實上在信道收斂性能測試之前，非理想信道的眼圖高度在最開始的100,000位測試中會很快下降。這種巨大的變化會給正常的系統(tǒng)設計帶來很大的隱患。

對更快模型的需求

為了理解更長位流情況下信道的行為，必須找到仿真速度更快的硅片模型。雖然晶體管級模型具有很好的精度，但即使是仿真幾百個位也需要很長的時間。用每小時完成100位仿真的典型晶體管級模型來仿真百萬位數據則需要花上一年多的時間，顯然這是不能接受的。

為了應對這一挑戰(zhàn)，Cadence公司提供了可下載的“MacroModel”模板，設計師可以用它快速生成自己的MGH器件模型。由于這些模型得到了優(yōu)化和行為化，一般仿真速度能比晶體管模型快數百倍。采用這類模型后能夠輕易實現長位流的仿真，因而也能完成更好的信道驗證。

理解預加重ALT=圖2：預加重發(fā)送器和模型的基本結構。>

本文最后會告知如何取得這些模型模板，但首先來了解一些高效使用這些模板的基本知識。

大部分1到5GHz范圍內的MGH收發(fā)器使用2節(jié)點的“預加重”?？赡茉S多設計師都很熟悉這個術語，卻并不清楚它是如何實現的，也不知道如何給它建模。然而“預加重”這一特點會使這些發(fā)送器在行為級IBIS模型結構中不能正常工作。為了繼續(xù)這一討論，本文假設讀者了解IBIS模型中的基本單元，但想知道帶預加重的發(fā)送器有什么不同。

圖2給出了差分發(fā)送器中的基本單元。虛線左邊的每個器件可以用IBIS處理，人們也比較熟悉。信號被驅動成高電平，并端接于電阻，同時使用尺寸為N型并連接到地的藍色晶體管驅動到低電平。虛線右邊的預加重單元增加了一個反向器、一個單位時間間隔延遲“UI dly”和另外一個晶體管。這個附加的紅色晶體管是藍色晶體管的縮減版本，尺寸為N/x，以并聯方式連接。