帶輔助DAC的雙路Σ-Δ轉(zhuǎn)換器的原理及應(yīng)用
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
3.1 校準(zhǔn)
數(shù)字濾波器本身就是一種校準(zhǔn)方式。一般來(lái)說(shuō)，數(shù)字低通濾波器的每個(gè)通道上都有一個(gè)偏置寄存器。模擬電路中直流偏置的值便存在里面。一般情況下，在數(shù)據(jù)進(jìn)入串行輸出引腳之前，濾波器就已將寄存器的偏置信息清除。因此可選用自校準(zhǔn)或用戶(hù)校準(zhǔn)來(lái)除去I和Q通道中的偏差。所不同的是自校準(zhǔn)只能消除內(nèi)部偏差，而用戶(hù)校準(zhǔn)則可以通過(guò)寫(xiě)入偏置寄存器的信息來(lái)對(duì)外部偏差進(jìn)行校準(zhǔn)。偏置寄存器最多能容納162.5mV的直流偏置，超范圍的輸入將會(huì)導(dǎo)致錯(cuò)誤的輸出。然而，當(dāng)帶有超過(guò)100mV偏置的信號(hào)進(jìn)入時(shí)，Σ-Δ調(diào)置器會(huì)自動(dòng)換檔。偏置寄存器中補(bǔ)碼的值與Rx的對(duì)應(yīng)關(guān)系如圖3所示。本文引用地址：http://cafeforensic.com/article/188652.htm
AD7729有一個(gè)完整的自校準(zhǔn)程序：當(dāng)Rx被置位時(shí)，模擬電路和數(shù)字電路的穩(wěn)定需要時(shí)間TSETTLE。只有當(dāng)主控制寄存器A(BCRA)的RxAUTOCAL位處于高電平時(shí)，才開(kāi)始進(jìn)行校準(zhǔn)。在內(nèi)部自校準(zhǔn)模式下，AD7729用短路差動(dòng)輸入來(lái)測(cè)量ADC中的偏移值；在外部自校準(zhǔn)模式下，AD7729維持輸入的正常連接允許系統(tǒng)偏置的存在。RxDELAY1和RxDDELAY2分別為兩個(gè)定時(shí)器的定時(shí)時(shí)間，當(dāng)RxDELAY2到時(shí)后，將會(huì)輸出15位的無(wú)效數(shù)據(jù)。
3.2 Rx的接收過(guò)程
當(dāng)Rx置位時(shí)，串行端口的SDO腳將以270k字的速率輸出Rx的數(shù)據(jù)。AD7729的輸出結(jié)果為16位，即以二進(jìn)制補(bǔ)碼形式存在的數(shù)據(jù)位和一個(gè)志位（LSB），LSB用以區(qū)別I和Q。當(dāng)LSB=0時(shí)，輸出為I，否則為Q。只要RxON處于高電平，串行時(shí)鐘的頻率就保持為13MHz，而與時(shí)鐘速率寄存器中的值無(wú)關(guān)。在SDO引腳自動(dòng)輸出Rx數(shù)據(jù)時(shí)，會(huì)同時(shí)產(chǎn)生幀同步信號(hào)，間隔為48個(gè)主時(shí)鐘周期。輔助串行端口ASPORT和主串行端口BSPORT均能輸出數(shù)據(jù)，但用戶(hù)只能根據(jù)需要選擇其一，并且不能同時(shí)在兩個(gè)端口間進(jìn)行數(shù)據(jù)交換。
3.3 斷電
AD7729的每個(gè)部分都能被斷電。Rx模數(shù)轉(zhuǎn)換器和輔助數(shù)模轉(zhuǎn)換器可分別通過(guò)設(shè)定控制寄存器上的適當(dāng)位來(lái)斷電。當(dāng)AD7729的每個(gè)部分都上電時(shí)，模擬電路和數(shù)字電路需要一個(gè)建立時(shí)間，同時(shí)參考電壓VREFCAP也需要一個(gè)上電時(shí)間。為減少上電所需時(shí)間，可將LP置1而使ADC和DAC處于斷電模式，而REFCAP引腳將保持上電模式，不需要上電和建立時(shí)間，從而使上電穩(wěn)定工作所需的時(shí)間減小。ADC和DAC可通過(guò)適當(dāng)?shù)目刂萍拇嫫鞣謩e斷電，當(dāng)包括參考基準(zhǔn)在內(nèi)的所有元件都處于斷電狀態(tài)時(shí)，延遲64個(gè)時(shí)鐘周期后，主時(shí)鐘也停止工作。
3.4 復(fù)位
引腳RESETB能復(fù)位所有的控制寄存器， ASCLKRATE和BSCLKRATE的復(fù)位值為4，以保證ASCLK和BSCLK信號(hào)的頻率為MCLK的八分之一，其余控制寄存器則被復(fù)位為0。同時(shí)這些寄存器也能用主寄存器和輔助寄存器上的RESET位復(fù)位。所有的輔助寄存器通過(guò)給控制寄存器ACRB上的ARETSET位置高電平復(fù)位，而主寄存器則通給控制寄存器BCRB上的BRETSET位置高電平來(lái)復(fù)位，所需時(shí)間為4個(gè)主時(shí)鐘周期。復(fù)位后，ARESET和BRESET的復(fù)位值為0。寄存器 ARDADDR，BRDADDR，ASCLKRATE，BSCLKRATE只能用復(fù)位引腳RESETB復(fù)位，所需時(shí)間為8個(gè)主時(shí)鐘周期?？刂萍拇嫫鞯墓δ芤?jiàn)表2所列。
4．接口舉例
AD7729還為用戶(hù)提供了與DSP兼容的標(biāo)準(zhǔn)串行端口，由ADC的串行時(shí)鐘控制串行數(shù)據(jù)和I/O DSP信息。
圖4為AD7729與ADI公司的ADSP－21xx的接口原理圖。對(duì)于ADSP－21xx，串行端口的控制寄存器必須設(shè)置為T(mén)FSR=RFSR=1 （保證每個(gè)轉(zhuǎn)換器的幀同步），SLEN=15（16位字長(zhǎng)），TFSW=RFSW=0（正常幀同步），INVIFS=INVRFS=0（高有效的幀同步信號(hào)），IRFS=0（外部RFS），ITFS=1（內(nèi)部TFS）和ISCLK=0（外部串行時(shí)鐘）。
AD7729是一種帶輔助DAC的雙路Σ-Δ模數(shù)轉(zhuǎn)換器，它不僅具有噪音低，精度高，工作速度快等優(yōu)點(diǎn)，并且可與多種DSP接口，通用性很強(qiáng)。所以該器件是新一代理想的數(shù)據(jù)采集和模數(shù)轉(zhuǎn)換器件，可廣泛應(yīng)用于通訊、多媒體和高性能儀器中。
評(píng)論