基于FPGA的DES加密算法的高性能實現(xiàn)
加入技術交流群
隨著通信系統(tǒng)和網(wǎng)絡的快速發(fā)展，要求數(shù)據(jù)的通信、處理和存儲的安全性和可靠性越來越高。開發(fā)安全加密機器，要求具備實時加密，可改變密鑰，使用多種算法等性能，因此可重用、參數(shù)化的加密核成為一種理想的安全加密設計。
目前加密算法有單密鑰和公用密鑰2種體制。單密鑰體制中最著名的是DES加密算法，它是目前應用廣泛的分組對稱加密算法，廣泛應用于衛(wèi)星通信、網(wǎng)關服務器、視頻傳輸、數(shù)字電視接收等方面。文獻指出，盡管軟件實現(xiàn)的DES加密算法容易改變，但是其數(shù)據(jù)處理速率低；專用集成電路ASIC可提供高性能算法但靈活性差；而FPGA實現(xiàn)的加密算法具有對同一個FPGA使用不同算法的重新編程可增加其靈活性，使用同一個算法的不同版本和改變結構參數(shù)實現(xiàn)系統(tǒng)升級。因此利用FPGA實現(xiàn)DES加密算法是一種理想選擇并具有實際的應用價值。
為了克服傳統(tǒng)DES加密算法流水線的FPGA實現(xiàn)的子密鑰需先后串級計算，密鑰不能動態(tài)刷新的缺點，提出一種新的加密算法，提高DES FPGA實現(xiàn)系統(tǒng)的處理速度，增加系統(tǒng)的密鑰動態(tài)刷新功能，提高系統(tǒng)的可重用性。
2 DES加密算法原理
DES加密算法是將64位的明文輸入塊變?yōu)?4位的密文輸出塊，其密鑰是64位，其中8位是奇偶校驗位。整個算法的處理流程如圖1所示。
從整體結構來看，DES加密算法可分為3個階段：
(1)對于給定的明文m，通過一個(固定的)初始置換IP重新排列m中的所有比特，從而構造比特串m0。把64位比特串m0拆分成左右2個部分，即m0=IP(m0)=L0R0，這里L0由m0的后32位組成。
(2)計算16次迭代變換，所有16次迭代具有相同結構。第i次迭代運算是以前一次迭代的結果和由用戶密鑰擴展的子密鑰Ki作為輸入；每一次迭代運算只對數(shù)據(jù)的右半部分Ri-1進行變換，并根據(jù)以下規(guī)則得到LiRi作為下一輪迭代的輸入
表示2個比特串的異或(按位模2加)。其中每一輪次運算的子密鑰Ki是將56位密鑰分成2個部分，每部分按循環(huán)移位次數(shù)表移位并按置換選擇表置換得到。輪函數(shù)f的處理過程：先將Ri-1進行E置換，再與本輪的子密鑰相異或，最后將S盒字替換和P置換。圖2是DES算法的一輪處理框圖。
(3)對16次迭代變換的結果使用IP置換的逆置換IP-1，最后所得到的輸出即為加密后的密文。
3 DES加密算法的FPGA實現(xiàn)
3．1 系統(tǒng)總體設計
DES加密算法是以多輪的密鑰變換輪函數(shù)和密鑰+數(shù)據(jù)運算輪函數(shù)為特征，與之相對應的硬件實現(xiàn)．既可以通過輪函數(shù)的16份硬件拷貝，達到深度細化的流水線處理，實現(xiàn)性能優(yōu)化，即性能優(yōu)先方案；也可通過分時復用，重復調(diào)用一份輪函數(shù)的硬件拷貝，以時間換空間，從而得到硬件資源占用上的最小化，即資源優(yōu)先方案?？紤]到加密系統(tǒng)首先需滿足實時處理要求，因此選用速度性能優(yōu)先方案。
DES算法的迭代特征使其適用于采用循環(huán)全部打開和流水線結構設計。由于提前生成子密鑰，并且用邏輯電路完成S盒設計，就可以解開DES算法的16次循環(huán)迭代為16級流水線數(shù)據(jù)塊加密，實現(xiàn)16個數(shù)據(jù)塊同時加密。這樣，從第1個數(shù)據(jù)塊開始加密，經(jīng)16輪次延時后，每一輪次延時都會有一個數(shù)據(jù)塊編碼完成輸出一個密文塊。這樣它的加密速度是循環(huán)式加密的16倍，而代價是面積增加16倍，但考慮到每個輪次都是組合邏輯運算，占用面積小，這樣的代價完全能夠接受。圖3是基于子密鑰預計算的DES算法流水線處理原理圖。
評論