摘要：文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)利用低功耗可變增益運(yùn)放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號(hào)處理的核心和人機(jī)交互的通道。為了滿足探傷系統(tǒng)實(shí)時(shí)、高速的要求，我們采用了硬件報(bào)警，缺陷回波峰值包絡(luò)存儲(chǔ)等關(guān)鍵技術(shù)。此外，該系統(tǒng)在小型化和數(shù)字化方面有顯著提高，為便攜式多通道超聲檢測系統(tǒng)設(shè)計(jì)奠定基礎(chǔ)。
關(guān)鍵詞：八通道；超聲探傷；硬件報(bào)警；FPGA

超聲波探傷是一種重要的無損檢測方法，在大型鍋爐、發(fā)電機(jī)組、鐵路橋梁和航空航天等各個(gè)工業(yè)部門都得到了廣泛的應(yīng)用，并成為保證工程質(zhì)量、確保設(shè)備安全的一種重要手段。
目前國內(nèi)研制的超聲探傷儀器大部分為便攜式單通道。這些儀器重量輕，使用方便，便于探傷人員攜帶使用。但單通道儀器同時(shí)具有掃查面積小，速度慢，誤判率高等缺陷，不利于掃描大型器件。而少數(shù)多通道儀器則都是基于PC機(jī)所研制的。這些儀器能夠快速掃描各種器件，但是同時(shí)具有體積大，價(jià)格高等缺點(diǎn)，不利于多通道探傷儀的應(yīng)用和普及。
針對上述提到的一些問題，結(jié)合現(xiàn)代數(shù)字信號(hào)處理技術(shù)和微電子技術(shù)，提出了一種基于嵌入式系統(tǒng)和FPGA的便攜式八通道超聲探傷系統(tǒng)的解決方案。該方案采用ARM9處理器作為主控芯片，利用大容量的FPGA進(jìn)行并行處理，能夠同時(shí)滿足便攜性和實(shí)時(shí)性兩大要求。并能通過以太網(wǎng)接口，將數(shù)據(jù)快速傳輸?shù)絇C機(jī)上，對信號(hào)進(jìn)行進(jìn)一步的處理。

1 八通道超聲探傷系統(tǒng)硬件設(shè)計(jì)
本系統(tǒng)的硬件總體框圖如圖1所示。系統(tǒng)主要包含前端發(fā)射接收電路、八通道模數(shù)轉(zhuǎn)換電路，F(xiàn)PGA數(shù)據(jù)處理與邏輯控制系統(tǒng)和ARM后處理模塊4個(gè)部分組成。

前端發(fā)射接收電路的主要作用為生成用于激發(fā)探頭陣元產(chǎn)生超聲波的高壓脈沖，接受回波，以及實(shí)現(xiàn)對回波信號(hào)進(jìn)行數(shù)控增益。ADC將采樣的模擬信號(hào)轉(zhuǎn)化成數(shù)字信號(hào)。FPGA模塊主要實(shí)現(xiàn)對數(shù)據(jù)的FIR濾波，非均勻壓縮，硬件報(bào)警，峰值包絡(luò)的存儲(chǔ)，以及相關(guān)的控制邏輯。ARM后處理模塊主要實(shí)現(xiàn)波形顯示、通道切換、頻譜分析、參數(shù)預(yù)置、人機(jī)交互等功能和一些相關(guān)外設(shè)的驅(qū)動(dòng)。
1．1 前端發(fā)射接收電路
前端發(fā)射接收電路是實(shí)現(xiàn)八通道超聲設(shè)備主要性能指標(biāo)的關(guān)鍵。一般由探頭觸發(fā)電路，隔離網(wǎng)絡(luò)，帶通濾波器，可變增益放大器(VGA)4部分級(jí)聯(lián)而成。
可變增益放大器部分由三級(jí)可變增益AD8331級(jí)聯(lián)而成。AD8331是一款單通道、超低噪聲、線性dB可變增益放大器(VGA)，針對超聲系統(tǒng)應(yīng)用進(jìn)行了優(yōu)化，可以用作低噪聲可變增益元件。這款器件內(nèi)置一個(gè)超低噪聲前置放大器(LNA)、一個(gè)48 dB增益范圍的VGA以及一個(gè)具有可調(diào)輸出限制功能的可選增益后置放大器。經(jīng)過三級(jí)級(jí)聯(lián)和調(diào)試以后能夠?qū)崿F(xiàn)0～120 dB的增益動(dòng)態(tài)范圍。
1．2 八通道數(shù)模轉(zhuǎn)換電路
本系統(tǒng)采用AD9212作為八通道模數(shù)轉(zhuǎn)換器。AD9212是ADI公司推出的一款八通道，10位采樣精度模數(shù)轉(zhuǎn)換器。該器件內(nèi)置采樣保持電路，低成本，低功耗，小尺寸，單片集成八個(gè)通道的AD電路，能夠極大的減少電路設(shè)計(jì)的工作量和所需的電路板的面積。與此同時(shí)，AD9212采用串行LVDS數(shù)據(jù)輸出和DDR操作，既具有較高的數(shù)據(jù)輸出速率，又能減少所需的接口IO資源。
1．3 數(shù)據(jù)處理與邏輯控制模塊
在本系統(tǒng)中，數(shù)據(jù)處理與邏輯控制子系統(tǒng)承擔(dān)著實(shí)時(shí)處理八通道數(shù)據(jù)，配置八個(gè)通道的參數(shù)，以及操作總線與ARM進(jìn)行通信的任務(wù)。FP GA具有豐富的可編程資源，集成度高，實(shí)現(xiàn)靈活，能夠很好的滿足設(shè)計(jì)要求。

數(shù)據(jù)處理與邏輯控制子系統(tǒng)的結(jié)構(gòu)框圖如圖2所示，該子系統(tǒng)主要分成數(shù)據(jù)處理部分和邏輯控制部分。數(shù)據(jù)處理模塊實(shí)時(shí)處理數(shù)模轉(zhuǎn)換器傳輸來的數(shù)據(jù)流，邏輯控制模塊負(fù)責(zé)控制外設(shè)以及FPGA內(nèi)部各個(gè)模塊的時(shí)序。數(shù)據(jù)處理模塊包括DDR2串并轉(zhuǎn)換，將AD轉(zhuǎn)換器傳輸?shù)腄DR數(shù)據(jù)串行轉(zhuǎn)換成并行數(shù)據(jù)。并行數(shù)據(jù)經(jīng)過FIR濾波器，去除了模擬前端引入的噪聲，最后通過檢波和非均勻壓縮以后得到包絡(luò)數(shù)據(jù)。邏輯控制模塊主要實(shí)現(xiàn)發(fā)射的正負(fù)延時(shí)控制，增益的控制以及該子系統(tǒng)的狀態(tài)監(jiān)測和控制。