由數(shù)碼管顯示電路可以知道，這是共陽極數(shù)碼管。當在位選端SE1～SE4輸入低電平時，三極管導通，從而D1～D4接入高電平。由a到DP端輸入數(shù)碼管顯示碼，就可以得到我們所需要的數(shù)字，由位選端讓數(shù)碼管選擇導通。

2 FPGA模塊設計
FPGA模塊的設計主要是實現(xiàn)將由光電編碼器轉換得到的電信號轉換成轉速值，通過數(shù)碼管顯示。因此本次設計的模塊主要有分頻模塊、計數(shù)模塊、鎖存模塊、數(shù)據(jù)處理模塊和動態(tài)顯示模塊等組成。
2．1 分頻模塊的設計
在本次設計中我們需要得到的是轉速值，而測量的根本原理就是將轉速信號轉換為頻率信號，同過測量頻率信號從而算出轉速值。由于外部時鐘提供的是50 MHz的時鐘信號，此信號送入FPGA模塊，通過程序?qū)⑵溥M行分頻，設計需要的是1 s的閘門脈沖，來統(tǒng)計被測信號的個數(shù)，從而計算出被測信號的頻率。
分頻模塊的設計流程圖如圖5所示。

2．2 四位十進制計數(shù)
四位十進制計數(shù)模塊是通過復位信號和閘門信號來控制模塊對外部被測信號的十進制計數(shù)。當復位信號為高電平時，b1、b2、b3、b4四位計數(shù)信號都為0。當復位信號為低電平，并且閘門信號為高電平時，計數(shù)模塊開始統(tǒng)計外部信號clk1的個數(shù)，b4為最高位，b1為最低位。