色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > Verilog HDL與C語言的區(qū)別與聯(lián)系詳解

          Verilog HDL與C語言的區(qū)別與聯(lián)系詳解

          作者: 時間:2013-08-21 來源:網(wǎng)絡 收藏

          3.如何利用來加快硬件的設計和查錯

          如表1所示為常用的相對應的關鍵字與控制結構。

          表1 相對應的關鍵字與控制結構表

          C

          sub-function

          module、function、task

          if-then-else

          if-then-else

          case

          case

          {,}

          begin、end

          for

          for

          while

          while

          break

          disable

          define

          define

          int

          int

          printf

          monitor、display、strobe

          如表2所示為C語言與Verilog相對應的運算符。

          表2 C語言與Verilog對應運算符表

          C

          Verilog

          功 能

          *

          *

          /

          /

          +

          +

          -

          -

          %

          %

          取模

          !

          !

          反邏輯

          邏輯與

          ||

          ||

          邏輯或

          >

          >

          大于

          小于

          續(xù)表

          C

          Verilog

          功 能

          >=

          >=

          大于等于

          =

          =

          小于等于

          ==

          ==

          等于

          !=

          !=

          不等于

          位反相

          按位邏輯與

          |

          |

          按位邏輯或

          ^

          ^

          按位邏輯異或

          ~^

          ~^

          按位邏輯同或

          >>

          >>

          右移

          左移

          ?:

          ?:

          相當于if-else

          從上面的講解我們可以總結如下。

          • C語言與Verilog硬件描述語言可以配合使用,輔助設計硬件。
          • C語言與Verilog硬件描述語言很像,但要稍加限制。
          • C語言的程序很容易轉成Verilog的程序。

          c語言相關文章:c語言教程



          上一頁 1 2 下一頁

          關鍵詞: Verilog HDL C語言 詳解

          評論


          相關推薦

          技術專區(qū)

          關閉