4 仿真驗(yàn)證[5]

采用QuartusII軟件中的調(diào)試工具SignalTapII邏輯分析儀進(jìn)行仿真驗(yàn)證。當(dāng)采集輸入為0.453 V直流量時(shí)，FPGA采集的數(shù)據(jù)仿真如圖5所示。

可以觀察數(shù)據(jù)3337h、3333h、332Bh、3 337h等變化不大，僅在低5位有所變化。根據(jù)A/D采集原理，輸入電壓/參考電壓=采樣值/216。所給參考電壓是2.25 V，采樣值若取以上數(shù)據(jù)中的3 334h(在相對(duì)穩(wěn)定的數(shù)據(jù)中任取一個(gè))，轉(zhuǎn)換成十進(jìn)制為13 108，代入以上公式： 13108×225/65536=0.45。得到FPGA讀到的數(shù)據(jù)計(jì)算的輸入電壓是0.45 V，而此時(shí)測(cè)得的實(shí)際輸入電壓是0.453 V。誤差很小，約為0.6%，基本由噪聲所致，采得的數(shù)據(jù)比較精確。

當(dāng)采集輸入為1.125 V直流量時(shí)，FPGA采集來的數(shù)據(jù)仿真如圖6所示。同理若取其中的7FE0h，此時(shí)算得的誤差約為0.8‰。

當(dāng)采集輸入為1.16 V直流量時(shí)FPGA采集來的數(shù)據(jù)仿真如圖7所示。

從圖中可發(fā)現(xiàn)此輸入下數(shù)據(jù)已經(jīng)達(dá)到滿值(輸入超過1.125 V)，OF為高，說明數(shù)據(jù)有溢出。

當(dāng)采集輸入是由信號(hào)發(fā)生器給的200 kHz正弦信號(hào)時(shí)FPGA采集來的數(shù)據(jù)仿真如圖8所示。

由一個(gè)周期采樣點(diǎn)數(shù)公式N=Tsig/Tsam=fsam/fsig，知此輸入頻率下采樣點(diǎn)數(shù)為40 MHz/200 kHz=200，若看坐標(biāo)-250處的0F17h，則找出一個(gè)周期后的那個(gè)數(shù)是不是和初始值相同。FPGA坐標(biāo)為150時(shí)的數(shù)據(jù)仿真如圖9所示。它處在坐標(biāo)150的位置為0F07h，和0F17h相差很小。取對(duì)應(yīng)的多組數(shù)觀察都證明對(duì)模擬信號(hào)的數(shù)據(jù)采集亦是比較正確的。

圖5 當(dāng)采集輸入為0.453 V直流量時(shí)FPGA采集來的數(shù)據(jù)仿真

圖6 當(dāng)采集輸入為1.125 V直流量時(shí)FPGA采集來的數(shù)據(jù)仿真

圖7 當(dāng)采集輸入為1.16 V直流量時(shí)FPGA采集來的數(shù)據(jù)仿真

圖8 當(dāng)采集輸入為200 kHz正弦信號(hào)時(shí)FPGA采集來的數(shù)據(jù)仿真

圖9 FPGA坐標(biāo)為150時(shí)的數(shù)據(jù)仿真

結(jié)語

針對(duì)A/D轉(zhuǎn)換芯片LTC2207，詳細(xì)描述了以FPGA和ARM作為控制器的采樣設(shè)計(jì)。采用FPGA直接對(duì)A/D進(jìn)行配置，避免了采用DSP、單片機(jī)等進(jìn)行配置的傳統(tǒng)方式[6]，因而設(shè)計(jì)靈活、簡(jiǎn)單、通用性強(qiáng)。通過對(duì)采集來的數(shù)據(jù)進(jìn)行仿真驗(yàn)證，發(fā)現(xiàn)在ARM和FPGA的控制下16位A/D芯片LTC2207得到了很好的采集應(yīng)用。