基于FPGA的全新數(shù)字化PCM中頻解調(diào)器設(shè)計(jì)
加入技術(shù)交流群
當(dāng)鎖相環(huán)路進(jìn)入同步狀態(tài)之后，超前或滯后脈沖產(chǎn)生的概率趨于相等。而由噪聲引起的超前或滯后脈沖也是等概率的。因此，在這種情況下，計(jì)數(shù)器在N值上下徘徊，超前脈沖和滯后脈沖之差達(dá)到計(jì)數(shù)容量N的概率是很小的。所以，在鎖相環(huán)路同步的狀態(tài)下，序列濾波器通常是沒有輸出的。這就減少了由噪聲引起的對(duì)鎖相環(huán)路的誤控作用。濾波器有效的濾除了噪聲對(duì)環(huán)路的干擾，而且在同步狀態(tài)下不產(chǎn)生附加的相位抖動(dòng)。計(jì)數(shù)容量N的取值很重要，直接影響著環(huán)路的過渡過程。N取得大，對(duì)抑制噪聲有利，但同時(shí)又加大了環(huán)路進(jìn)入同步狀態(tài)的時(shí)間，使得環(huán)路帶寬變窄。反之，N取得小，可以加速環(huán)路的同步，而對(duì)噪聲的抑制能力就隨之降低，環(huán)路帶寬變寬。因此根據(jù)實(shí)際情況以及不同的信噪比，選擇不同的N值。本設(shè)計(jì)的隨機(jī)徘徊濾波器采用可變模(N值可編程)設(shè)計(jì)，加大了可編程碼同步器的靈活性。但是，加入數(shù)字序列濾波器后，雖然抗干擾性能有改善，但卻使相位調(diào)整速度減慢了。若位同步脈沖的相位超前較多，鑒相器數(shù)要輸出N個(gè)超前脈沖才能使位同步脈沖的相位調(diào)整一次，調(diào)整時(shí)間增加了N倍。為此給出了一種縮短相位調(diào)整時(shí)間的原理圖如圖7所示。本文引用地址：http://cafeforensic.com/article/190341.htm
當(dāng)輸入連續(xù)超前(滯后)脈沖多于N個(gè)后，數(shù)字序列濾波器輸出一超前(滯后)脈沖，使觸發(fā)器GI(C2)輸出高電平，打開與門1(與門2)，輸入的超前滯后脈沖就通過與門加至相位調(diào)整電路，如果鑒相器還連續(xù)的輸出超前(滯后)脈沖，那么此時(shí)觸發(fā)器的輸出已使與門打開，這些脈沖就可以連續(xù)的送至相位調(diào)整電路，而不需要再等待N個(gè)。對(duì)隨機(jī)干擾來說，輸出的使零星的超前(滯后)脈沖，這會(huì)使觸發(fā)器置“0”，這時(shí)電路的作用和數(shù)字序列濾波器相同，仍具有良好的抗干擾性能。N次分頻器是一個(gè)簡(jiǎn)單的除N計(jì)數(shù)器。N次分頻器對(duì)脈沖加減電路的輸出脈沖再進(jìn)行N分頻，得到整個(gè)數(shù)字鎖相環(huán)路輸出的位同步時(shí)鐘信號(hào)fclk。同時(shí)，因?yàn)閒clk=CLK／2N，因此通過改變分頻值N可以得到不同的環(huán)路中心頻率。
2. 6 幀同步設(shè)計(jì)
輸入數(shù)據(jù)流經(jīng)過串／并轉(zhuǎn)換后，與本地幀同步碼進(jìn)行同或運(yùn)算，產(chǎn)生32位相關(guān)結(jié)果再與屏蔽位相與，屏蔽掉無關(guān)位后進(jìn)入全加網(wǎng)絡(luò)，經(jīng)全加運(yùn)算，以6位二進(jìn)制碼輸出，然后與門限值進(jìn)行比較。大于門限值表示接收到幀同步碼。三態(tài)邏輯電路保證幀同步器在3個(gè)固定模式(搜索、校核、鎮(zhèn)定)上工作。在搜索態(tài)，不使用窗口，符合相關(guān)器輸出即認(rèn)為是幀同步碼。一旦接收到幀同步碼，由搜索態(tài)轉(zhuǎn)入校核態(tài)。位／字計(jì)數(shù)器、字／幀計(jì)數(shù)器復(fù)位，二者開始計(jì)數(shù)，這個(gè)過程一直持續(xù)到字／幀計(jì)數(shù)器達(dá)到預(yù)定的字／幀數(shù)。這時(shí)字／幀計(jì)數(shù)器輸出一特定信號(hào)至窗口產(chǎn)生器，以預(yù)期檢測(cè)位為中心產(chǎn)生窗口脈沖。利用幀同步碼的周期性，下一個(gè)檢測(cè)位應(yīng)落在窗口脈沖寬度內(nèi)，三態(tài)邏輯產(chǎn)生第二個(gè)幀標(biāo)志脈沖。若在窗口范圍內(nèi)，沒有幀碼，在統(tǒng)計(jì)意義上多半是虛警，三態(tài)邏輯從校核重新返回到搜索態(tài)。在校核態(tài)，只有連續(xù)通過預(yù)定的校核幀數(shù)，幀同步器才進(jìn)入鎖定態(tài)。在鎖定態(tài)，即使在幀同步碼發(fā)生漏檢或數(shù)據(jù)錯(cuò)誤的情況下，幀標(biāo)志脈沖也由本地產(chǎn)生。從而避免了由于幀同步碼的漏檢而造成的數(shù)據(jù)丟失。連續(xù)漏檢超過預(yù)定的保護(hù)幀數(shù)，幀同步即返回搜索態(tài)，否則將重新計(jì)數(shù)，一直保持在鎖定態(tài)。
3 測(cè)試結(jié)果和分析
在實(shí)驗(yàn)室內(nèi)使用一個(gè)性能指標(biāo)較高的下變頻器和該設(shè)備配合進(jìn)行了測(cè)試，測(cè)試結(jié)果見表1。從測(cè)試結(jié)果來看該設(shè)備能夠在1～3Mbps的位速率范圍內(nèi)完成數(shù)據(jù)的可靠解調(diào)，誤碼率在允許范圍之內(nèi)。
在后續(xù)長(zhǎng)時(shí)間拷機(jī)測(cè)試過程中，該解調(diào)器工作性能穩(wěn)定。在使用信號(hào)源對(duì)該解調(diào)器測(cè)試時(shí)，輸入信號(hào)強(qiáng)度在0～30dBm內(nèi)范圍變化，輸入調(diào)制信號(hào)頻率在100 kbps～5Mbps范圍內(nèi)變化時(shí)，該解調(diào)器也能夠很好地工作，說明了全新數(shù)字化中頻解調(diào)器的設(shè)計(jì)是穩(wěn)定可靠的，可以進(jìn)行下一步工程化研制。而該設(shè)計(jì)的集成度高、體積尺寸小，便于小型化設(shè)計(jì)應(yīng)用等優(yōu)點(diǎn)體現(xiàn)了該設(shè)計(jì)的優(yōu)越性，將來必定會(huì)得到越來越廣泛的應(yīng)用。
4 結(jié)束語
目前應(yīng)用范圍較廣的解調(diào)器解調(diào)位速率比本設(shè)計(jì)要高，在10Mbps以上，因此本設(shè)計(jì)的下一步的改進(jìn)方向是將解調(diào)能力進(jìn)行擴(kuò)展，這主要取決于所選擇的FPGA內(nèi)部鎖相環(huán)的時(shí)鐘和FPGA的容量及數(shù)據(jù)處理速度。
文中方法只是對(duì)從中頻直接進(jìn)行采樣、鑒頻、進(jìn)行位幀同步的驗(yàn)證，實(shí)踐證明該方法設(shè)計(jì)有效，測(cè)試結(jié)果接近理想值，下一步目標(biāo)是完成工程化研制，投入實(shí)踐應(yīng)用。
評(píng)論