基于FPGA的串行外圍接口SPI設(shè)計(jì)與實(shí)現(xiàn) 作者： 時(shí)間：2012-05-07 來(lái)源：網(wǎng)絡(luò) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對(duì)面交流海量資料庫(kù)查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 下面是用Verilog HDL 設(shè)計(jì)的SPI 主機(jī)模塊（CPOL =0,CPHA=1）的主要程序，程序中省去了變量的聲明，并在注釋中對(duì)這些變量作了說(shuō)明。 上一頁(yè) 1 2 3 4 下一頁(yè)
加入技術(shù)交流群
評(píng)論