基于FPGA的異步串行總線(xiàn)設(shè)計(jì)
作者：
時(shí)間：2012-05-02
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
發(fā)送消息的過(guò)程相對(duì)簡(jiǎn)單，只需要按照傳輸格式將所要發(fā)送的消息進(jìn)行打包、CRC-8編碼。然后用時(shí)鐘將打包好的數(shù)據(jù)串行打出即可；接收消息相對(duì)復(fù)雜一些，為了準(zhǔn)確接收數(shù)據(jù)，防止因?yàn)闀r(shí)鐘抖動(dòng)及串行數(shù)據(jù)傳輸信號(hào)衰落而導(dǎo)致的誤碼，接收方要盡可能的靠近每比特?cái)?shù)據(jù)位的中點(diǎn)進(jìn)行采樣，所以在設(shè)計(jì)程序時(shí)利用鎖相環(huán)將采樣時(shí)鐘倍頻到傳輸速率的4倍頻進(jìn)行同步采樣，這樣采樣點(diǎn)更加接近數(shù)據(jù)中點(diǎn)，采到的數(shù)據(jù)更真實(shí)串行數(shù)據(jù)接收狀態(tài)機(jī)如圖3所示。本文引用地址：http://cafeforensic.com/article/190439.htm
3 功能模塊設(shè)計(jì)
根據(jù)對(duì)協(xié)議的分析將整個(gè)串行總線(xiàn)傳輸協(xié)議從功能上劃分為以下幾個(gè)饃塊：發(fā)射模塊、接收模塊、解消息模塊、CRC校驗(yàn)?zāi)K、自檢模塊、控制模塊、ID版本存取模塊和錯(cuò)誤重發(fā)模塊等。模塊關(guān)系圖如圖4所示。
評(píng)論