一種基于FPGA的雷達數(shù)字信號處理機設(shè)計與實現(xiàn)
加入技術(shù)交流群
2．2 軟件設(shè)計
本文設(shè)計的雷達數(shù)字信號處理機的軟件沒汁主要分為FPGA程序設(shè)計、系統(tǒng)驅(qū)動設(shè)計和用戶軟件設(shè)計三個部分。FPGA程序是系統(tǒng)算法的核心，完成ADC的控制以及DBF算法等；系統(tǒng)驅(qū)動設(shè)計和用戶軟件設(shè)計主要完成系統(tǒng)的人機交互功能，不是本文討論的重點，此處只討論FPGA程序的設(shè)計。
FPGA程序主要完成信號處理算法。該程序利用Xilinx公司提供的System Generator工具，對數(shù)字信號處理的過程進行建模和設(shè)計。Syst em Generator適于利用FPGA設(shè)計高性能數(shù)字信號處理系統(tǒng)。它利用業(yè)內(nèi)最先進的FPGA開發(fā)高度并行系統(tǒng)提供系統(tǒng)建模和從Simulink與Matlab自動生成代碼的功能，System Generator整合了DSP系統(tǒng)的RTL、嵌入式、IP、Matlab和硬件元件DSP建模。它利用包含信號處理(如FIR濾波器、FFT)、糾錯(如Viterbi解碼器、ReedSolomon編碼器／解碼器)、算法、存儲器(如FIFO，RAM，ROM)及數(shù)字邏輯功能的Xilinx模塊集，在Simulink內(nèi)構(gòu)建和調(diào)試高性能DSP系統(tǒng)。Xilinx模塊集提供的模塊可以使用戶導入Matlab功能(如創(chuàng)建控制電路)及HDL模塊，迅速完成復(fù)雜的數(shù)字信號處理算法設(shè)計。
一路回波信號經(jīng)A／D采集后的數(shù)字序列分別與兩個正交本振信號進行相乘，完成正交變換，得到兩路I／Q信號。然后，通過數(shù)字低通濾波器實現(xiàn)數(shù)字混頻。本設(shè)計在這里選擇正弦和余弦兩個信號作為正交變換的本振信號，無論從數(shù)學運算上，還是具體實現(xiàn)上都能確保其正交性。設(shè)計中采用的是6單元均勻線陣天線，因此共得到12路I／Q信號。12路I／Q信號與加權(quán)因子相乘后進行數(shù)字波束合成，得到兩路I／Q信號，然后進行信號疊加。疊加后的信號進行相參積累，當積累次數(shù)達到設(shè)置值時，進行FFT處理；否則，繼續(xù)信號采集過程。將FFT處理的結(jié)果和設(shè)置的門限相比較，如超過門限時，觸動啟動信號；否則，繼續(xù)信號采集過程。FPGA處理的流程如圖4所示。本文引用地址：http://cafeforensic.com/article/190578.htm
3 系統(tǒng)測試
在實際條件下，對數(shù)字信號處理機中的DBF系統(tǒng)合成波束的天線方向圖進行了測試，以檢驗是否和理想條件下的天線方向網(wǎng)一致。具體步驟如下：
(1)測試環(huán)境：某研究所暗室。
(2)測試條件：6元15 mm接收天線成均勻直線陣排列、1元發(fā)射天線、雷達數(shù)字信號處理電路板、轉(zhuǎn)臺以及其他必要設(shè)備。
(3)測試方法：將6元接收天線放置在轉(zhuǎn)臺的0°刻度所在的直線上，測試的信號源放在轉(zhuǎn)臺前方，并在90°刻度的延長線上。此時設(shè)定陣列天線所在的直線為x軸，法線方向為y軸，轉(zhuǎn)臺中心為坐標零點。轉(zhuǎn)動轉(zhuǎn)臺，使信號源與天線的夾角分別為90°，60°，20°，調(diào)整陣列天線權(quán)值，使主瓣方向指向信號源方向。調(diào)整完成后，測量并記錄三種情況下的天線方向圖。
(4)測試結(jié)果：根據(jù)實測數(shù)據(jù)繪制的三種情況下的陣列天線方向圖如圖5～圖7所示。
評論