色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 一種基于FPGA的雷達(dá)數(shù)字信號(hào)處理機(jī)設(shè)計(jì)與實(shí)現(xiàn)

          一種基于FPGA的雷達(dá)數(shù)字信號(hào)處理機(jī)設(shè)計(jì)與實(shí)現(xiàn)

          作者: 時(shí)間:2012-03-29 來源:網(wǎng)絡(luò) 收藏

          摘要:結(jié)合具體的雷達(dá)導(dǎo)引頭型號(hào)項(xiàng)目.從數(shù)字的原理出發(fā),根據(jù)項(xiàng)目的要求提出了一種基于DBF技術(shù)的某型導(dǎo)引頭設(shè)計(jì)方案,方案以Xilinx公司Virtex4 SX55 作為數(shù)字信號(hào)處理的核心器件,實(shí)現(xiàn)對(duì)6陣元陣列天線接收的回波信號(hào)進(jìn)行實(shí)時(shí)采集和處理。對(duì)系統(tǒng)硬件和軟件總體設(shè)計(jì)及基頻信號(hào)產(chǎn)生模塊、回波信號(hào)采集模塊、控制信號(hào)產(chǎn)生模塊和時(shí)鐘電路模塊的具體設(shè)計(jì)進(jìn)行了詳細(xì)介紹。最后在暗室環(huán)境對(duì)系統(tǒng)進(jìn)行了測(cè)試,測(cè)試結(jié)果表明系統(tǒng)達(dá)到了設(shè)計(jì)要求。
          關(guān)鍵詞:數(shù)字;;DBF;基頻信號(hào);回波信號(hào)

          0 引言
          導(dǎo)彈主要依靠制導(dǎo)系統(tǒng)進(jìn)行制導(dǎo),完成從發(fā)射到命中目標(biāo)的全過程。制導(dǎo)系統(tǒng)一般利用地面制導(dǎo)雷達(dá)或彈載導(dǎo)引頭對(duì)目標(biāo)進(jìn)行探測(cè)、參數(shù)計(jì)算、控制指令形成與傳輸、程序控制和伺服控制等。雷達(dá)導(dǎo)引頭是建立在雷達(dá)、自動(dòng)控制、制導(dǎo)、微型計(jì)算機(jī)、精密機(jī)械、微電子、小型化和可靠性能多項(xiàng)專門技術(shù)基礎(chǔ)上的一種復(fù)雜制導(dǎo)設(shè)備。各國尤其是先進(jìn)國家都十分重視雷達(dá)導(dǎo)引頭的研制及其相關(guān)技術(shù)的研究,從而將智能化、高命中率、高摧毀概率的導(dǎo)彈武器的研制應(yīng)用推向新階段。
          本文采用脈沖多普勒、數(shù)字波束形成等技術(shù),為某型雷達(dá)導(dǎo)引頭信號(hào)項(xiàng)目設(shè)計(jì)了其關(guān)鍵部分——信號(hào)處理機(jī)。本處理器采用FP GA平臺(tái)實(shí)現(xiàn),文中詳細(xì)介紹了該處理器基于的基頻信號(hào)產(chǎn)生模塊、回波信號(hào)采集模塊、控制信號(hào)產(chǎn)生模塊和時(shí)鐘模塊等硬件模塊的設(shè)計(jì)思路。

          1 系統(tǒng)方案設(shè)計(jì)
          目前,主要采用三種方法實(shí)現(xiàn)信號(hào)處理系統(tǒng)設(shè)計(jì):基于DSP技術(shù)實(shí)現(xiàn)信號(hào)處理,基于“FPGA+DSP”技術(shù)實(shí)現(xiàn)和基于FPG A技術(shù)來實(shí)現(xiàn)。本方案選用Xilinx Virtex4 FPGA XC4VSX55,其屬于Xilinx SX系列,專用于高速數(shù)字信號(hào)處理領(lǐng)域,F(xiàn)PGA非常適合于高速數(shù)據(jù)的采集控制、高速數(shù)據(jù)傳輸控制,且目前的主流FPGA均含有硬件乘加器、大量的邏輯單元、流水線處理技術(shù)等硬件結(jié)構(gòu),可高速完成FFT、FIR、復(fù)數(shù)乘加、卷積、三角函數(shù)以及矩陣運(yùn)算等數(shù)字信號(hào)處理。高端FPGA更是含有大量的DSP單元、RAM單元、MGT高速傳輸單元、DDRII數(shù)據(jù)控制器等IP核,這些均是實(shí)現(xiàn)高速實(shí)時(shí)數(shù)字處理的重要資源。此外,F(xiàn)PGA編程靈活,易于升級(jí)。其高度集成性和高靈活性使對(duì)外部硬件的需要更少,額外的硬件開銷大大減小,非常適用于雷達(dá)數(shù)字信號(hào)的處理和將來的算法升級(jí)。因此本方案采用FPGA技術(shù)進(jìn)行雷達(dá)信號(hào)的處理。
          根據(jù)項(xiàng)目的設(shè)計(jì)需求,設(shè)計(jì)的雷達(dá)數(shù)字信號(hào)處理機(jī)系統(tǒng)整體框圖如圖1所示。

          本文引用地址:http://cafeforensic.com/article/190578.htm

          a.jpg


          輸入調(diào)理電路對(duì)接收到的回波信號(hào)進(jìn)行預(yù)處理,預(yù)處理過后的信號(hào)經(jīng)ADC轉(zhuǎn)換為數(shù)字信號(hào);采樣后的信號(hào)經(jīng)頻率搬移,將100MHz的中頻信號(hào)搬移到20MHz,然后對(duì)6個(gè)通道的信號(hào)進(jìn)行幅度校正,消除通道間的不平衡問題。校正后的6路信號(hào)分別與兩個(gè)正交本振信號(hào)相乘,進(jìn)行數(shù)字混頻,完成信號(hào)的正交分解,得到12路I/Q正交信號(hào)。12路I/Q信號(hào)與預(yù)先設(shè)置的權(quán)值進(jìn)行加權(quán)計(jì)算并進(jìn)行累加,完成數(shù)字波束形成(DBF),得到一路合成信號(hào);通過FIR低通濾波器,對(duì)數(shù)字波束合成后的信號(hào)進(jìn)行數(shù)字濾波,濾除30 MHz以上的諧波信號(hào);由于發(fā)射信號(hào)采用了偽碼調(diào)相技術(shù),所以對(duì)DBF后的信號(hào)依照發(fā)射信號(hào)的m序列進(jìn)行偽碼解調(diào)(即對(duì)回波信號(hào)進(jìn)行相位變換),完成回波信號(hào)的解碼。對(duì)濾波后的信號(hào)進(jìn)行相參累積,累積次數(shù)達(dá)到設(shè)定值后,進(jìn)行FFT變換;FFT結(jié)果與檢測(cè)門限進(jìn)行比較,當(dāng)發(fā)現(xiàn)回波信號(hào)特征時(shí),給出回波的通道號(hào)和頻率,并給出啟動(dòng)信號(hào)。


          上一頁 1 2 3 4 下一頁

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉