色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > TFT-LCD系統(tǒng)時序控制模塊的設計

          TFT-LCD系統(tǒng)時序控制模塊的設計

          作者: 時間:2012-03-26 來源:網(wǎng)絡 收藏

          模式選擇用來確定LCD分辨率及工作模式,選擇合適時鐘信號,產(chǎn)生所需的時間參數(shù)(如輸出控制信號脈寬等),以及水平、垂直開始位置及顯示區(qū)域信息,用于控制Driver正確顯示有效數(shù)據(jù)。Source Driver控制根據(jù)模式選擇所產(chǎn)生的時間參數(shù)和垂直開始位置及顯示區(qū)域,對每場的開始行位置及每場顯示行數(shù)進行限制,再配合行、場同步信號時序,輸出控制信號使Source Driver正常工作。對于不同分辨率的顯示屏,Source Driver的采樣周期不同,分辨率越高,每個像素采樣時間就會越短,以便在固定的場、行周期內(nèi)顯示完整畫面。類似地,Gate Driver控制則是根據(jù)模式選擇所產(chǎn)生的時間參數(shù)和水平開始位置及顯示區(qū)域,對每行的開始點及每行顯示區(qū)域進行限制,再配合行、場同步信號時序,輸出控制信號使Gate Driver正常工作。

          其它組件控制模塊在Driver工作時,由行、場同步信號及時間參數(shù),控制其它一些組件與Driver工作時序相匹配,使LCD面板正常顯示。

          4 FPGA邏輯功能驗證

          參照圖5中的結(jié)構(gòu)圖,用Verilog語言對模塊進行行為級描述,并結(jié)合TFT-LCD其它組件,進行FPGA邏輯功能驗證。

          本文選用XILINX 公司Spartan-II系列XC2S200芯片作為目標芯片,該芯片集成有20萬個等效邏輯門,含有5,292個邏輯單元,最高工作頻率可以達到200MHz以上。以Modelsim5.5為仿真平臺,運用Verilog HDL語言描述了整個結(jié)構(gòu),并進行了編譯、仿真及下載驗證。仿真環(huán)境:輸入時鐘源為PLL模式,分辨率為480×234,NTSC制式,復合同步模式。

          只有在相應工作模式所要求的顯示區(qū)域內(nèi)Driver的控制信號才有有效輸出,與其它控制信號時序相匹配。顯示正常。

          5 結(jié)束語

          顯示工作時各模塊的協(xié)同配合至關重要。TCON模塊結(jié)構(gòu)的設計直接影響了其輸出顯示時序信號的正確性與工作效率,作為TFT-LCD顯示的中心控制模塊,它負責控制LCD中最重點的顯示部分,是使其達到良好的顯示效果的關鍵。本文以Modelsim5.5為仿真平臺,運用VerilogHDL語言描述了整個結(jié)構(gòu),并進行了編譯、仿真,選用XILINX公司Spartan-II系列XC2S200芯片作為目標芯片進行驗證,給出仿真與驗證結(jié)果。實踐證明,LCD顯示效果良好,本文提出的TCON模塊設計是可行的,可以參考。

          LCD顯示屏相關文章:lcd顯示屏原理


          lcd相關文章:lcd原理
          數(shù)字濾波器相關文章:數(shù)字濾波器原理
          鎖相環(huán)相關文章:鎖相環(huán)原理

          上一頁 1 2 3 下一頁

          評論


          相關推薦

          技術(shù)專區(qū)

          關閉