引言

　　多節(jié)點(diǎn)系統(tǒng)，在目前的很多電子系統(tǒng)應(yīng)用場(chǎng)合都可以看到。這種多節(jié)點(diǎn)系統(tǒng)由于具有結(jié)構(gòu)可擴(kuò)展性、功能配置的靈活性以及便于查找故障節(jié)點(diǎn)等良好的可維護(hù)性得到了越來(lái)越廣泛的應(yīng)用。通常，多節(jié)點(diǎn)系統(tǒng)各個(gè)節(jié)點(diǎn)的主要硬件構(gòu)成有很大的相似性。特別是近年來(lái)， FPGA這個(gè)強(qiáng)大的平臺(tái)讓多節(jié)點(diǎn)系統(tǒng)各個(gè)節(jié)點(diǎn)的硬件構(gòu)成擁有了更廣泛的通用性。尤其是隨著IP核技術(shù)的推廣，再加上一些功能強(qiáng)大的CPU核的出現(xiàn)，如Xilinx公司提供的PicoBlaze和MicroBlaze等，使得目前的許多系統(tǒng)的主要功能都可以由大容量的FPGA實(shí)現(xiàn)，而無(wú)需再使用比較昂貴的高性能微處理器。

　　對(duì)于節(jié)點(diǎn)系統(tǒng)，這將大大降低系統(tǒng)成本。對(duì)于由大容量FPGA構(gòu)成的多節(jié)點(diǎn)系統(tǒng)，系統(tǒng)的升級(jí)是一個(gè)費(fèi)時(shí)費(fèi)力的工作。此時(shí)，F(xiàn)PGA的遠(yuǎn)程升級(jí)能力就顯得尤為重要。對(duì)于包含ARM、DSP、PowerPC等高性能嵌入式微處理器的多節(jié)點(diǎn)系統(tǒng)，使用這些嵌入式微處理器，采用SELECTMAP對(duì)FPGA進(jìn)行加載并實(shí)現(xiàn)遠(yuǎn)程升級(jí)，無(wú)需增加過(guò)多的外部器件，是非常經(jīng)濟(jì)和高效的。但對(duì)于核心器件就是大容量FPGA的系統(tǒng)，如果由FPGA本身來(lái)接收升級(jí)數(shù)據(jù)并寫入存儲(chǔ)配置數(shù)據(jù)的非易失性存儲(chǔ)器，一旦升級(jí)失敗，將無(wú)法再次升級(jí)，從而限制了它在許多需要高可靠性要求或者維護(hù)人員不便于到達(dá)的場(chǎng)合的應(yīng)用；而如果單純?yōu)榱藢?shí)現(xiàn)系統(tǒng)的遠(yuǎn)程升級(jí)而加入價(jià)格昂貴的嵌入式微處理器，又會(huì)較大地增加系統(tǒng)成本和復(fù)雜性。針對(duì)這種情況，筆者設(shè)計(jì)了利用ATmega64單片機(jī)和RS485總線，加上接入以太網(wǎng)的主控計(jì)算機(jī)構(gòu)成的遠(yuǎn)程升級(jí)系統(tǒng)，解決了上述問(wèn)題。

　　1 系統(tǒng)設(shè)計(jì)

　　1.1 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

　　遠(yuǎn)程升級(jí)系統(tǒng)主要由一臺(tái)接入以太網(wǎng)的主控計(jì)算機(jī)、半雙工RS485總線以及各個(gè)子節(jié)點(diǎn)構(gòu)成，組成結(jié)構(gòu)如圖1所示。主控計(jì)算機(jī)通過(guò)以太網(wǎng)從外部獲取整個(gè)系統(tǒng)各個(gè)節(jié)點(diǎn)的升級(jí)數(shù)據(jù)，然后通過(guò)RS485總線向各個(gè)子節(jié)點(diǎn)發(fā)送其對(duì)應(yīng)的升級(jí)數(shù)據(jù)，完成多節(jié)點(diǎn)系統(tǒng)的升級(jí)。RS485總線采用一主多從的半雙工方式，主控計(jì)算機(jī)為總線的主控制器，只能由它向各個(gè)節(jié)點(diǎn)發(fā)起通信連接，其余子節(jié)點(diǎn)只能響應(yīng)主控計(jì)算機(jī)的控制命令。

　　圖1 多節(jié)點(diǎn)大容量FPGA系統(tǒng)遠(yuǎn)程升級(jí)系統(tǒng)結(jié)構(gòu)框圖

　　1.2 節(jié)點(diǎn)升級(jí)原理

　　各個(gè)節(jié)點(diǎn)通過(guò)RS485總線與主控計(jì)算機(jī)相連，在無(wú)升級(jí)數(shù)據(jù)時(shí)，總線可以用來(lái)傳輸主控計(jì)算機(jī)對(duì)各個(gè)節(jié)點(diǎn)的查詢和控制命令。主控計(jì)算機(jī)與各個(gè)節(jié)點(diǎn)的通信協(xié)議可以采用具有查詢控制幀、應(yīng)答幀和數(shù)據(jù)幀3種幀類型的協(xié)議。只有主控計(jì)算機(jī)可以發(fā)送查詢控制幀，查詢或設(shè)定各個(gè)節(jié)點(diǎn)的遠(yuǎn)程升級(jí)狀態(tài)或工況信息。子節(jié)點(diǎn)接收主控計(jì)算機(jī)的命令和數(shù)據(jù)，發(fā)送應(yīng)答幀，并完成自身的升級(jí)。

　　2 子節(jié)點(diǎn)的硬件設(shè)計(jì)

　　2.1 子節(jié)點(diǎn)硬件結(jié)構(gòu)框圖

　　如圖2所示，以一個(gè)由Xilinx公司的XC3S4000大容量FPGA構(gòu)成的系統(tǒng)為例，遠(yuǎn)程升級(jí)系統(tǒng)子節(jié)點(diǎn)的硬件電路主要包括： ATmega64單片機(jī)，用于存儲(chǔ)大容量FPGA配置數(shù)據(jù)的Flash，以及接入RS485總線的半雙工總線收發(fā)器。ATmega64單片機(jī)用于實(shí)現(xiàn)對(duì)大容量FPGA XC3S4000的加載，以及從RS485總線接收FPGA的升級(jí)數(shù)據(jù)并寫入擁有2 MB存儲(chǔ)空間的Flash存儲(chǔ)器SST36VF1601C中。RS485TTL電平變換電路采用RS485收發(fā)器SP485R。

　　圖2 子節(jié)點(diǎn)硬件結(jié)構(gòu)框圖

　　2.2 子節(jié)點(diǎn)硬件設(shè)計(jì)說(shuō)明

　　在子節(jié)點(diǎn)的硬件設(shè)計(jì)中，ATmega64單片機(jī)是實(shí)現(xiàn)整個(gè)升級(jí)功能的關(guān)鍵。ATmega64是基于增強(qiáng)的AVR RISC結(jié)構(gòu)的低功耗8位CMOS微控制器。由于其先進(jìn)的指令集以及單時(shí)鐘周期指令執(zhí)行時(shí)間，ATmega64 的數(shù)據(jù)吞吐率高達(dá)1 MIPS/MHz，從而可以緩解系統(tǒng)在功耗和處理速度之間的矛盾。AVR內(nèi)核具有豐富的指令集和32個(gè)通用工作寄存器，并且所有的寄存器都直接與算術(shù)邏輯單元（ALU）相連接，使得1條指令可以在1個(gè)時(shí)鐘周期內(nèi)同時(shí)訪問(wèn)2個(gè)獨(dú)立的寄存器。這種結(jié)構(gòu)大大提高了代碼效率，并且具有比普通的CISC微控制器最高至10倍的數(shù)據(jù)吞吐率。ATmega64有如下特點(diǎn)：

　　① 64 KB的系統(tǒng)內(nèi)可編程Flash(具有同時(shí)讀寫的能力，即RWW)，2 KB的EEPROM，4 KB的SRAM，32個(gè)通用工作寄存器；

　?、?53個(gè)通用I/O口線；

　?、?實(shí)時(shí)計(jì)數(shù)器(RTC)；

　?、?4個(gè)具有比較模式與PWM的靈活的定時(shí)器/計(jì)數(shù)器(T/C)，具有片內(nèi)振蕩器的可編程看門狗定時(shí)器；

　?、?2個(gè)USART，面向字節(jié)的雙線串行接口（TWI），1個(gè)SPI 串行端口；

　?、?8路10 位具有可選差分輸入級(jí)可編程增益的ADC；

　?、?與IEEE 1149.1 標(biāo)準(zhǔn)兼容的，可用于訪問(wèn)片上調(diào)試系統(tǒng)及編程的JTAG接口。

　　ATmega64是以Atmel 高密度非易失性存儲(chǔ)器技術(shù)生產(chǎn)的。片內(nèi)ISP Flash 允許程序存儲(chǔ)器通過(guò)ISP 串行接口（或者通用編程器）進(jìn)行編程，也可以通過(guò)運(yùn)行于AVR內(nèi)核之中的引導(dǎo)程序進(jìn)行編程。通過(guò)將8位RISC CPU與系統(tǒng)內(nèi)可編程的Flash集成在一個(gè)芯片內(nèi)，ATmega64 成為一個(gè)功能強(qiáng)大的單片機(jī)，為許多嵌入式控制應(yīng)用提供了靈活而低成本的解決方案。

　　利用ATmega64單片機(jī)實(shí)現(xiàn)對(duì)大容量FPGA的遠(yuǎn)程升級(jí)，涉及的主要技術(shù)問(wèn)題有三點(diǎn)： 一是如何將ATmega64單片機(jī)接入RS485總線；二是在接收到升級(jí)數(shù)據(jù)后和加載FPGA時(shí)，如何利用ATmega64單片機(jī)對(duì)大容量的Flash存儲(chǔ)器進(jìn)行讀寫操作；三是ATmega64單片機(jī)實(shí)現(xiàn)FPGA的SELECTMAP加載。

　　2.2.1 RS485接口電路設(shè)計(jì)

　　如表1所列， RS485總線標(biāo)準(zhǔn)具有控制方便、價(jià)格低廉以及高噪聲抑制、相對(duì)高的傳輸速率、傳輸距離遠(yuǎn)和寬共模范圍等優(yōu)點(diǎn)。在過(guò)去的20年時(shí)間里，建議性標(biāo)準(zhǔn)RS485作為一種多點(diǎn)差分?jǐn)?shù)據(jù)傳輸?shù)碾姎庖?guī)范，被應(yīng)用在許多不同的領(lǐng)域作為數(shù)據(jù)傳輸鏈路。

　　表1 TIA/EIA485串行通信標(biāo)準(zhǔn)的性能

　　子節(jié)點(diǎn)的ATmega64單片機(jī)通過(guò)Sipex公司設(shè)計(jì)生產(chǎn)的高性能RS485收發(fā)器接入RS485總線。

　　SP485R是一款與流行的標(biāo)準(zhǔn)RS485芯片完全兼容，而且包含更高的ESD保護(hù)和高接收器輸入阻抗等性能的RS485收發(fā)器。接收器輸入高阻抗可以使400個(gè)收發(fā)器接到同一條傳輸線上，又不會(huì)引起RS485驅(qū)動(dòng)器信號(hào)的衰減。該收發(fā)器的特點(diǎn)如下：

　?、?允許超過(guò)400個(gè)收發(fā)器接到同一條傳輸線上；

　?、?接收器輸入高阻抗（標(biāo)準(zhǔn)值RIN=150 kΩ）；

　?、?半雙工配置與工業(yè)標(biāo)準(zhǔn)引腳一致；

　?、?共模輸入電壓范圍為-7～+12 V；

　?、?低功耗（250 mW）；

　　⑥ 獨(dú)立驅(qū)動(dòng)器和接收器使能引腳。

　　其典型應(yīng)用電路如圖3所示。

　　圖3 利用SP485R構(gòu)成的半雙工RS485電路