Xilinx FPGA抗輻射設計技術研究
加入技術交流群
2 輻射效應及其影響
空間電子設備由于其所處的軌道不同，受到的輻射影響也不相同，但是，總的來講對Xilinx FPGA影響比較大的輻射效應主要有：總劑量效應(TID：Total IonizingDose)、單粒子翻轉(SEU：Single Event Upset)、單粒子閂鎖(SEL：Single Event Latch-up)、單粒子功能中斷(SEFI：Single Event Functional Interrupt)、單粒子燒毀(SEB：Single Event Burnout)、單粒子瞬態(tài)脈沖(SET：Single Event Tran-sient)、位移損傷(Displacement Damage)等。上述輻射效應產(chǎn)生的機理不盡相同，引起FPGA的失效形式也不同。
FPGA的配置存儲器、DCM、CLB、塊存儲器對單粒子翻轉比較敏感，可通過TMR(三倍冗余法)、Scrubbing等來解決。
單粒子閉鎖會導致FPGA電流增大，局部溫度升高，有時甚至可以高達200℃上，如果FPGA長時間處于高溫狀態(tài)將導致器件的永久損壞。只有降低電源電壓才能退出閂鎖狀態(tài)，因此在檢測到單粒子閂鎖之后最好的辦法是斷開器件的電源。
FPGA中單粒子功能中斷的敏感部分為配置存儲器、上電復位電路(POR：power on reset)、
Select-MAP接口和JATAG接口，分別可通過Monitor the DONE pin、Read and Write to FAR、Read-back and compare to known CRC和toggling PROG等措施解決，對所有SEFI，Xilinx提供IP監(jiān)視和改正。
單粒子瞬態(tài)脈沖能引起FPGA內部邏輯電路的短時錯誤，可通過TMR、Scrubbing等來解決。單粒子瞬態(tài)脈沖對于小于0．25 μm工藝的FPGA影響較大。
上述輻射效應對FPGA造成的影響有的是永久性的，如總劑量效應、單粒子燒毀、位移損傷；有的是能夠恢復的，如單粒子翻轉、單粒子功能中斷、單粒子瞬態(tài)脈沖。接下來根據(jù)對上述輻射影響的分析，研究提高FPGA抗輻射效應的可靠性設計方法。
3 FPGA抗輻射效應可靠性設計
FPGA抗輻射效應可靠性設計可以從以下幾方面進行考慮：FPGA整體設計加固考慮；散布內部間接檢測輻射效應的自檢模塊；引入外部高可靠性的電子器件在空間中不可避免地會受到輻射效應監(jiān)測模塊等措施。
3．1 整體加固設計
在電子設備的外面一般采用一定厚度的材料對輻射進行屏蔽，屏蔽可以減少設備所受的輻射效應。不同的材料對不同的粒子有著不同的屏蔽性能，經(jīng)常采用的材料有鋁、鉭和脂類化合物等。整體屏蔽的辦法在航天電子設備中使用較多，也比較成熟。
結合我們實際，考慮整星及電控機箱的整體屏蔽效果，在軌高500km及四年工作壽命條件下，選器件耐輻射能力10～20krad(Si)以上。
3．2 冗余設計
冗余設計方法是被公認為比較可靠的應對輻射效應的方法。常用的冗余設計有三倍冗余法(TMR：Triple Module Redundancy)和部分三倍冗余法(PTMR：PartialTriple Module Redundancy)。圖2所示為Xilinx推薦的三倍冗余設計邏輯，這種邏輯充分的考慮了SEU、SET產(chǎn)生的
影響。雖然TMR帶來了可靠性的提高，但是也會使模塊的速度降低(有的甚至低到原來的80％)、占用資源和功率增加(約為3．2倍)。本文引用地址：http://cafeforensic.com/article/191092.htm
TMR：Throughput Logic
簡單復制(Three copies of the original design-Logic and I／O)
TMR Tradeoffs(TMR折中方案)
設計時可以根據(jù)實際情況對關鍵部分使用部分三倍冗余法。全部邏輯和敏感端口三模冗余有時需要權衡做出折衷，如下表。
評論