摘要：為了滿足高性能和小型化的要求，采用SoPC技術(shù)在一片F(xiàn)PGA上實現(xiàn)了多個嵌入式系統(tǒng)來完成1553B通信和顯示處理等航電接口功能，特別是用VHDL語言實現(xiàn)了軟件可配置的彩色調(diào)色板和分層疊加顯示技術(shù)，使得系統(tǒng)具有集成度高、配置靈活、可靠性高等優(yōu)點。詳細(xì)介紹了各子模塊的主要功能、工作原理和關(guān)鍵技術(shù)，該模塊已經(jīng)成功應(yīng)用于實際系統(tǒng)中。
關(guān)鍵詞：機(jī)載雷達(dá)；FPGA；SoPC；IP核；MieroBlaze；PowerPC 405

0 引言
機(jī)載火控雷達(dá)的接口模塊要承擔(dān)數(shù)據(jù)處理機(jī)所有的接口任務(wù)，包括與雷達(dá)外部的航空電子系統(tǒng)總線、與雷達(dá)內(nèi)部其他分系統(tǒng)(如發(fā)射機(jī)等)的通信以及輸出雷達(dá)視頻信號給航空電子綜合顯示器。這些接口功能有的比較復(fù)雜，如顯示處理接口要將雷達(dá)數(shù)據(jù)處理機(jī)送來的目標(biāo)、天線、航跡和地圖等數(shù)據(jù)經(jīng)過處理后形成符合標(biāo)準(zhǔn)的視頻信號輸出，有的要求高可靠性和實時性，如航電總線通信接口，而對于高性能的軍用設(shè)計，又要求盡可能減小空間、功耗和重量。隨著半導(dǎo)體工藝水平的不斷發(fā)展，現(xiàn)場可編程門陣列(FPGA)技術(shù)也在不斷進(jìn)步，與1999年相比，F(xiàn)PGA的成本降低了500倍，邏輯容量提高了200倍，功耗降低了50倍，速度加快了40倍，并提供存儲器、高速并行和串行I／O、嵌入式處理器、DSP等強(qiáng)大功能，使得它的應(yīng)用正向更廣泛的領(lǐng)域發(fā)展。SoPC作為一種特殊的嵌入式微處理器系統(tǒng)，融合了SoC和FPGA各自的優(yōu)點，并具備軟硬件在系統(tǒng)可編程、可裁減、可擴(kuò)充、可升級的功能，已逐漸成為一個新興的技術(shù)方向，采用基于SoPC的FPGA來設(shè)計嵌入式計算機(jī)系統(tǒng)，可以在提高系統(tǒng)性能的同時，將外圍的數(shù)字電路模塊和存儲器放入芯片內(nèi)設(shè)計，大大減少芯片數(shù)量，最大限度地提高系統(tǒng)的集成度，是目前最能滿足小型化、高性能要求的新技術(shù)。本文采用Xilinx公司的基于Virtex-ⅡPro FPGA的32位軟核MicroBlaze和32位PowerPC系列處理器硬核PowerPC 405。

1 應(yīng)用系統(tǒng)和外部接口
本文所設(shè)計的通用型多功能接口模塊包括3個接口子模塊，即與外部航電系統(tǒng)通信的1553B總線接口子模塊(MBI)、雷達(dá)內(nèi)部分系統(tǒng)之間的通信控制子模塊(M0)和航電顯示接口子模塊(TVJ)。這些子模塊功能彼此獨立并具有實時性要求，對于MBI模塊，需要系統(tǒng)能夠?qū)崟r地響應(yīng)外部數(shù)據(jù)收發(fā)和高可靠性，處理速度不一定很高，對于顯示控制模塊，需要系統(tǒng)具有較高處理速度和能力以便能完成彩色雷達(dá)圖像的分層疊加顯示和地圖畫面的連續(xù)顯示，針對這些要求，充分采用SoPC技術(shù)，將3個嵌入式計算機(jī)系統(tǒng)都放在FPGA內(nèi)部設(shè)計實現(xiàn)，很好地滿足了設(shè)計需求。圖1為該系統(tǒng)的總體框圖，3個子模塊分別連接3種外部接口，同時它們通過公用的與Multibus的接口獨立完成與主控計算機(jī)的數(shù)據(jù)交換。

2 系統(tǒng)功能和實現(xiàn)
2．1 MBI子模塊電路設(shè)計
圖2為1553B總線接口子模塊(MBI)系統(tǒng)框圖，Microblaze是MBI功能塊的32位核心微處理器，它是一個專門為Xilinx FPGA優(yōu)化的RISC嵌入式軟處理器，具有32個32 b通用寄存器、硬件乘法器、32 b地址總線和32 b數(shù)據(jù)總線、三操作數(shù)32 b指令字，片內(nèi)總線遵循OPB(On-chip Peripheral Bus)標(biāo)準(zhǔn)，OPB是一種完全同步總線，OPB總線接口提供分離的32位地址總線和32位數(shù)據(jù)總線。通過OPB總線實現(xiàn)對1553B協(xié)議芯片、32位實時鐘、異步串行口(UART)、GPIO和雙口RAM的擴(kuò)展和控制。在雙口RAM1的另一個端口設(shè)計了與Multibus的存儲器接口功能，使Multibus總線和OPB總線上的主設(shè)備可同時對RAM1進(jìn)行存取不會產(chǎn)生沖突，且可在Multibus上實現(xiàn)雙向中斷功能，此外通過Multibus的I／O接口和OPB總線接口也可以對32位雷達(dá)實時鐘同時進(jìn)行存取而不產(chǎn)生沖突。

為了可以靈活地設(shè)置1553B協(xié)議芯片的工作方式，在此通過一個OPB總線上的16位GPIO來保存和修改對芯片的工作方式的設(shè)置，它包括5位RT地址RTA[4：0]，6位工作模式設(shè)置MSEL[5；0]，芯片復(fù)位MRST等控制。以上電路除1553B控制器和變壓器外全部都在FPGA內(nèi)部用IP核和VHDL設(shè)計實現(xiàn)，MBI軟件上電后對1553B控制器進(jìn)行初始化，然后實時查詢和響應(yīng)雷達(dá)數(shù)據(jù)處理主機(jī)通過Multibus上的雙口RAM1送來的命令和數(shù)據(jù)以及1553B總線上發(fā)來的命令，完成與其他航電設(shè)備的數(shù)據(jù)交換和通信。