摘要：針對(duì)分辨率為1 024×768的LCoS屏編寫了Verilog HDL驅(qū)動(dòng)代碼，在quartusⅡ9．1平臺(tái)上綜合編譯，并在Altera的FPGA芯片EP3C5E14 4C8上進(jìn)行了功能驗(yàn)證和實(shí)際輸出信號(hào)測(cè)量。采用異步FIFO結(jié)構(gòu)解決了跨異步時(shí)鐘域的數(shù)據(jù)傳輸問題。嵌入FFT IP核后，可進(jìn)一步對(duì)圖像進(jìn)行基于FFT的變換處理，分析圖像的頻譜。為計(jì)算全息3D圖像處理及顯示提供了硬件平臺(tái)。
關(guān)鍵詞：Verilog HDL；LCoS；異步FIFO；FFT

0 引言
基于空間光調(diào)制器的計(jì)算全息三維顯示技術(shù)，目前常采用透射式LCD和反射式LCoS作為空間光調(diào)制器，以改變光經(jīng)過空間光調(diào)制器(SLM)后的空間相位和振幅分布，達(dá)到對(duì)光信息的調(diào)制。傳統(tǒng)的基于透射式LCD空間光調(diào)制器的計(jì)算全息三維顯示系統(tǒng)，其成像光路復(fù)雜，而且必須依賴計(jì)算機(jī)進(jìn)行數(shù)據(jù)發(fā)生、采集以及處理，這就限制了系統(tǒng)應(yīng)用的靈活性，不便于推廣。
相較于透射式LCD，LCoS具有光利用率高、體積小、開口率高、器件尺寸小等特點(diǎn)，可以很容易地實(shí)現(xiàn)高分辨率和微顯示投影。采用彩色LCoS屏顯示基于RGB的彩色圖像，經(jīng)過光學(xué)成像系統(tǒng)投影到接收屏上，實(shí)現(xiàn)計(jì)算全息圖像的三維顯示。
基于FPGA的顯示系統(tǒng)有以下優(yōu)勢(shì)：第一，LCoS尺寸小，便于實(shí)現(xiàn)微投影，利用可靈活編程的FPGA器件作為驅(qū)動(dòng)控制器，這樣就可以將其做成像普通投影儀一樣的微型投影設(shè)備，使計(jì)算全息三維顯示擺脫了計(jì)算機(jī)和復(fù)雜光路的束縛，具有了更高的靈活性，為其走出實(shí)驗(yàn)室提供了條件。第二，因?yàn)樵趥鹘y(tǒng)空間光調(diào)制器上得到的圖像里含有物波和參考光的復(fù)共軛像，形成了噪聲，在FPGA上可以實(shí)現(xiàn)圖像濾波去噪，使得到的圖像更清晰。第三，F(xiàn)PGA是基于可編程邏輯單元的器件，當(dāng)經(jīng)過綜合、布局布線、時(shí)鐘約束的代碼燒錄到FPGA器件后，F(xiàn)PGA就將算法代碼硬件化了，可以作為專用芯片工作，其內(nèi)部信號(hào)延時(shí)完全是硬件級(jí)傳輸延時(shí)。在處理數(shù)據(jù)搬移和復(fù)雜的數(shù)學(xué)運(yùn)算以及一些循環(huán)操作時(shí)，例如圖像的FFT變換，F(xiàn)PGA硬件運(yùn)算要比軟件運(yùn)算快得多，即利用FPGA器件實(shí)現(xiàn)對(duì)軟件算法的硬件加速。
基于以上原因，本文設(shè)計(jì)了基于FPGA的LCoS驅(qū)動(dòng)代碼及圖像的FFT變換系統(tǒng)，為計(jì)算全息三維顯示圖像處理和顯示提供了硬件平臺(tái)。

1 系統(tǒng)設(shè)計(jì)
1．1 系統(tǒng)模塊框圖：
該系統(tǒng)采用cycloneⅢEP3C5E144C8，該芯片有5 136個(gè)LE，95個(gè)用戶I／O，2個(gè)PLL，以及46個(gè)嵌入式乘法器和423 936 b的內(nèi)部邏輯寄存器。以它豐富的資源，完全可以作為L(zhǎng)CoS的驅(qū)動(dòng)控制器件。顯示屏采用Himax的反射式LCoS屏HX7308，其分辨率為1 024×768，可以支持256級(jí)灰度顯示，具有內(nèi)置的行場(chǎng)驅(qū)動(dòng)電路，在外部輸入時(shí)鐘的上升沿和下降沿分別接收8b×4dots圖像數(shù)據(jù)，這保證了場(chǎng)頻可高達(dá)360 Hz。
系統(tǒng)的整體框圖如圖1所示。