2．3 核心計(jì)算單元ILWC設(shè)計(jì)
由圖4所示，核心計(jì)算單元對(duì)高低頻系數(shù)的伸縮擴(kuò)展共用一個(gè)乘法器，因此平均每個(gè)小波系數(shù)所需進(jìn)行的乘法和加法次數(shù)分別為5次和8次，相對(duì)于卷積運(yùn)算的9次和14次，計(jì)算復(fù)雜度顯然是降低了很多。

3 軟件及硬件資源的選用
3．1 工作環(huán)境
本設(shè)計(jì)基于Xilinx公司ISE 9．1開(kāi)發(fā)平臺(tái)之上，使用VHDL語(yǔ)言(93版本)編程實(shí)現(xiàn)。系統(tǒng)采用Synplify8．1進(jìn)行綜合，使用Modelsim SE 6．0d進(jìn)行仿真驗(yàn)證。在沒(méi)有添加任何約束的情況下，其性能參數(shù)如表1所示。

選用Virtex-Ⅱ系列的芯片原因在于：(1)軟件開(kāi)發(fā)工具友好，開(kāi)發(fā)容易，性價(jià)比高；(2)低功耗、低工作電壓，滿足實(shí)時(shí)設(shè)備的要求；(3)仿真可靠，幾乎完全接近實(shí)際情況；(4)可重復(fù)擦寫(xiě)型FPGA，設(shè)計(jì)靈活，適用于方案改進(jìn)。
3．2 實(shí)驗(yàn)結(jié)果
本系統(tǒng)采用8位64×4 096的原始圖像經(jīng)過(guò)3層定點(diǎn)化小波處理所得的14位小波系數(shù)為測(cè)試數(shù)據(jù)，實(shí)驗(yàn)處理結(jié)果與VC軟件定點(diǎn)化逆小波處理結(jié)果一致，表明本系統(tǒng)能正確的滿足應(yīng)用要求，圖5為本系統(tǒng)工作整體仿真圖。系統(tǒng)在同步信號(hào)Syn低電平有效期間，根據(jù)切換信號(hào)Exg的高、低電平選擇片外存儲(chǔ)器進(jìn)行乒乓操作。首先數(shù)據(jù)由Data輸入到片外存儲(chǔ)器，作為逆變換的測(cè)試數(shù)據(jù)，處理完成之后由Result端輸出，并以一個(gè)高電平脈沖信號(hào)Endn標(biāo)記處理完畢。

4 結(jié)束語(yǔ)
本文討論下JPEG2000解碼系統(tǒng)中的CDF9／7小波逆變換模塊的設(shè)計(jì)要求，借助提升算法原位操作的特點(diǎn)，所提出的雙路并行的實(shí)時(shí)處理方案無(wú)需任何內(nèi)部存儲(chǔ)空間，而外部存儲(chǔ)空間的大小完全取決于處理圖像塊尺寸的大小。在視頻及衛(wèi)星遙感圖像這類(lèi)實(shí)時(shí)性要求非常強(qiáng)的圖像處理中，本系統(tǒng)能很好地滿足應(yīng)用需求。