摘要：設(shè)計(jì)了基于FPGA和NioslI軟核的全數(shù)字逆變焊接電源控制器，采用變參數(shù)PID和改進(jìn)的I-I型雙閉環(huán)電流-弧長(zhǎng)控制策略，并應(yīng)用于數(shù)字化MIG焊接電源系統(tǒng)中。介紹了該電源控制器各模塊的功能及設(shè)計(jì)方案，分析了MIG焊接電流和弧長(zhǎng)的控制問(wèn)題，并進(jìn)行了仿真和實(shí)際焊接試驗(yàn)。
關(guān)鍵詞：FPGA；NioslI；變參數(shù)PID；雙閉環(huán)控制；數(shù)字MIG逆變電源

1 概述
脈沖金屬惰性氣體保護(hù)焊(pulsed metal inert gas welding)，簡(jiǎn)稱(chēng)MIG焊。MIG焊在工藝上具有以下優(yōu)點(diǎn)：焊接保護(hù)作用好，焊縫金屬純凈，焊接過(guò)程穩(wěn)定，焊縫成形好等。目前，國(guó)內(nèi)逆變焊機(jī)多采用以DSP為核心或以MCU+DSP為核心的控制結(jié)構(gòu)。當(dāng)需要實(shí)時(shí)采集焊接數(shù)據(jù)并傳送到上位機(jī)上時(shí)，單個(gè)DSP將難以勝任，以DSP為核心控制器的一種改進(jìn)的處理方案是采用MCU+DSP或者多個(gè)DSP配合完成焊接控制和實(shí)時(shí)通信等環(huán)節(jié)。該方案無(wú)疑增加了系統(tǒng)的成本和復(fù)雜程度。
采用高密度的FPGA取代傳統(tǒng)的模擬驅(qū)動(dòng)型控制芯片，可大大提高控制器電路設(shè)計(jì)的集成度，同時(shí)提高逆變電源控制器設(shè)計(jì)的靈活性和電源系統(tǒng)的抗干擾能力、控制精度。但是，F(xiàn)PGA作為核心控制器也存在缺點(diǎn)，其存儲(chǔ)能力和軟件的擴(kuò)展接口能力有限。
NioslI軟核可以根據(jù)用戶的要求來(lái)定制和拓展，F(xiàn)PGA內(nèi)部引入NioslI軟核采用SOPC的設(shè)計(jì)思路，可以彌補(bǔ)單獨(dú)使用FPGA的缺陷，使得基于FPGA硬件邏輯的并行快速性充分發(fā)揮的同時(shí)，軟件接口和擴(kuò)展通信能力也大大加強(qiáng)。本文采用嵌入NioslI軟核的FPGA作為逆變電源的核心控制結(jié)構(gòu)。

2 逆變電源控制器的硬件設(shè)計(jì)
全數(shù)字逆變焊接電源控制系統(tǒng)的硬件結(jié)構(gòu)如圖1所示。主要分為兩部分：焊接電源主回路和控制回路。主回路的工作過(guò)程為：380 V工頻交流電整流濾波后變?yōu)?20 V左右直流電，經(jīng)逆變環(huán)節(jié)變?yōu)楦哳l方波交流電，經(jīng)中頻降壓變壓器和輸出整流-濾波環(huán)節(jié)后變?yōu)榈蛪褐绷麟姽┖附邮褂?受控環(huán)節(jié)為橋式逆變過(guò)程)?？刂苹芈返暮诵钠骷镕PGA，其內(nèi)部設(shè)計(jì)包括：FPGA硬件邏輯部分、NiosII軟核部分，以及DPRAM和接口邏輯。

2．1 FPGA硬件邏輯設(shè)計(jì)
FPGA硬件邏輯設(shè)計(jì)主要包括ADC采樣控制器、DPWM控制器以及雙閉環(huán)控制算法的設(shè)計(jì)。
2．1．1 ADO采樣控制器
全數(shù)字逆變焊機(jī)工作頻率為20～40 kHz，采樣速度要求較快；為了滿足電源輸出控制的精度，要求采樣精度要足夠高。另外，由圖1可知，系統(tǒng)需要同時(shí)采集電源的輸出電壓和電流兩路信號(hào)。采用ADI公司的AD7863。
其轉(zhuǎn)換速率為175 ksps，并行輸出接口，轉(zhuǎn)換精度最高為14位，內(nèi)置兩個(gè)獨(dú)立A／D轉(zhuǎn)換器。根據(jù)其數(shù)據(jù)手冊(cè)中提供的ADC轉(zhuǎn)換時(shí)序，可以將ADC控制器分為7個(gè)狀態(tài)：S0，空閑狀態(tài)；S1，啟動(dòng)轉(zhuǎn)換；S2，A／D正在轉(zhuǎn)換，Busy信號(hào)置高電平；S3，轉(zhuǎn)換完成，Busy信號(hào)置低，發(fā)送讀取命令；S4，讀取第一個(gè)轉(zhuǎn)換值；S5，讀完第一個(gè)轉(zhuǎn)換值，發(fā)送第二個(gè)讀命令；S6，完成第二個(gè)通道的讀取，轉(zhuǎn)移至S0。