顧名思義，嵌入式系統(tǒng)指的是嵌入到系統(tǒng)內(nèi)部的計(jì)算機(jī)系統(tǒng)，是面向特定應(yīng)用設(shè)計(jì)的專用計(jì)算機(jī)系統(tǒng)。

　　早期的嵌入式系統(tǒng)一般是以通用處理器或單片機(jī)為核心，在外圍電路中加入存儲(chǔ)器、功率驅(qū)動(dòng)器、通信接口、顯示接口、人機(jī)輸入接口等外圍接口，再加上應(yīng)用軟件，有些還加上了嵌入式操作系統(tǒng)，從而構(gòu)成完整的系統(tǒng)。

　　隨著微電子技術(shù)的進(jìn)步，SoC已經(jīng)在很多應(yīng)用中取代了傳統(tǒng)的以單片機(jī)為中心的架構(gòu)，將很多外設(shè)和存儲(chǔ)器集成在一個(gè)芯片中，使系統(tǒng)的功耗和體積越來越小，而功能卻越來越強(qiáng)。

　　FPGA在嵌入式系統(tǒng)中的應(yīng)用前景

　　現(xiàn)在的MCU和DSP的功能已經(jīng)非常強(qiáng)了，但處理能力畢竟還是有限的，廠商在推出一款器件的時(shí)候，其性能就已經(jīng)固定了。當(dāng)某一款產(chǎn)品的性能無法滿足要求時(shí)，就必須選用新的處理器，常常意味著重新進(jìn)行PCB的設(shè)計(jì)，重新進(jìn)行各項(xiàng)軟硬件的驗(yàn)證測(cè)試，所導(dǎo)致的工程資源的浪費(fèi)是非常驚人的。

　　FPGA是通過邏輯組合來實(shí)現(xiàn)各種功能的器件，幾乎可以進(jìn)行任何類型的處理；對(duì)于常用的數(shù)字信號(hào)處理，有些FPGA專門還提供了DSP模塊來實(shí)現(xiàn)加速；FPGA的并行處理架構(gòu)非常適合圖像處理、數(shù)字信號(hào)處理等運(yùn)算密集的應(yīng)用；用某款芯片無法滿足要求時(shí)，還可以通過使用同樣封裝且容量更大的FPGA芯片來提供更高的處理能力，這樣就可以保持管腳的兼容性，從而無須對(duì)PCB板進(jìn)行修改；FPGA的可編程性使設(shè)計(jì)工程師可以隨時(shí)對(duì)設(shè)計(jì)進(jìn)行修改，即使在產(chǎn)品部署后也能對(duì)設(shè)計(jì)錯(cuò)誤進(jìn)行更正；FPGA不但可以完成MCU和DSP的各種功能，還可以根據(jù)需要生成新的功能，或者調(diào)配各項(xiàng)功能之間的資源配比，使同一個(gè)硬件電路設(shè)計(jì)可以滿足不同的應(yīng)用需求；FPGA還可以利用現(xiàn)成的處理器內(nèi)核，直接生成軟處理器，并在其上運(yùn)行操作系統(tǒng)。

　　由于FPGA是通過邏輯組合來實(shí)現(xiàn)功能的，所以其功耗和成本一般高于MCU和DSP。在幾年前，F(xiàn)PGA給人的印象一直是高高在上的價(jià)格，除了通信、航天、軍工、工業(yè)等少數(shù)行業(yè)，F(xiàn)PGA更多地是在扮演原型驗(yàn)證開發(fā)的角色，在消費(fèi)類電子等更廣大的市場(chǎng)中遲遲未打開局面。

　　隨著Xilinx和Altera競(jìng)相采用新的制造工藝，其單位門電路的價(jià)格下降得比ASIC還要快，價(jià)格在很多應(yīng)用中已不再是障礙了。特別是在一些需要特定功能的應(yīng)用中，設(shè)計(jì)師在市場(chǎng)上找不到可以滿足要求的器件，他們就必須自己開發(fā)ASIC芯片，或者用FPGA進(jìn)行設(shè)計(jì)。但開發(fā)ASIC的成本和風(fēng)險(xiǎn)在不斷提高，甚至超過了未來的收益，用FPGA就成了一個(gè)非常實(shí)際的選擇。

　　開發(fā)流程的演進(jìn)

　　傳統(tǒng)嵌入式系統(tǒng)的開發(fā)流程是一般先做好硬件平臺(tái)，再在硬件平臺(tái)上面應(yīng)用嵌入式系統(tǒng)開發(fā)工具進(jìn)行軟件開發(fā)。這樣做的結(jié)果是軟件開發(fā)人員必須在硬件設(shè)計(jì)完成后才能工作，或者是用各種仿真工具在虛擬的硬件平臺(tái)上進(jìn)行開發(fā)。

　　在用FPGA進(jìn)行開發(fā)時(shí)，開發(fā)人員首先要設(shè)計(jì)輸入(FPGA廠商專用工具+語(yǔ)言/原理圖+IP CORE)，然后編譯仿真(FPGA廠商工具+仿真工具)，再進(jìn)行板級(jí)調(diào)試(測(cè)試板制作+邏輯分析儀)，如果發(fā)現(xiàn)問題，再循環(huán)進(jìn)行上面的環(huán)節(jié)。

　　這種設(shè)計(jì)模式存在諸多問題：設(shè)計(jì)可移植性差，語(yǔ)言的不足及IP CORE的費(fèi)用昂貴，系統(tǒng)仿真的可靠性及速度瓶頸，需要制作專用測(cè)試板，外接測(cè)試儀器的局限性，測(cè)試板的重復(fù)制作導(dǎo)致開發(fā)周期延長(zhǎng)。

　　此外，從原理圖設(shè)計(jì)、邏輯驗(yàn)證和仿真、電路板設(shè)計(jì)、嵌入式軟件的開發(fā)和調(diào)試，到最后的綜合調(diào)試，在整個(gè)過程中要用到多個(gè)廠商的不同工具，不但需要開發(fā)人員掌握各個(gè)軟件的使用方法和技巧，僅僅從資本投入上就是一筆不小的開支。而且，各個(gè)軟件之間還經(jīng)常要互相調(diào)用文件，盡管各個(gè)廠商都宣稱自己的軟件可保證兼容性，但軟件日益復(fù)雜的功能和不斷增長(zhǎng)的代碼讓人難以對(duì)兼容性完全放心。

　　有沒有一個(gè)能完成整個(gè)FPGA嵌入式系統(tǒng)設(shè)計(jì)的一體化開發(fā)環(huán)境呢？有，這就是Altium Designer6.0，該軟件的前身就是被電子工程師所廣為熟知的Protel，直到現(xiàn)在，還有大量的工程師在用Protel進(jìn)行PCB板設(shè)計(jì)。Altium Designer由三部分組成：Foundation是電子產(chǎn)品設(shè)計(jì)前端，包含了原理圖輸入、電路仿真和驗(yàn)證、PCB及CAM文檔資料瀏覽功能；Board Implementation可實(shí)現(xiàn)傳統(tǒng)板級(jí)電路設(shè)計(jì)、驗(yàn)證及CAM文檔編輯功能；Embedded Intelligence Implementation是基于大規(guī)?？删幊踢壿嬈骷?FPGA/CPLD)的數(shù)字電路設(shè)計(jì)、片上可編程嵌入式系統(tǒng)軟件開發(fā)和數(shù)字電路實(shí)時(shí)驗(yàn)證功能。