色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 使用SignalTap II邏輯分析儀調(diào)試FPGA

          使用SignalTap II邏輯分析儀調(diào)試FPGA

          作者: 時間:2010-05-23 來源:網(wǎng)絡(luò) 收藏
          摘 要 :本文介紹了可編程邏輯器件開發(fā)工具Quartus II 中SingalTap II 嵌入式邏輯分析器的使用,并給出一個具體的設(shè)計實例,詳細(xì)介紹使用 II對的具體方法和步驟。


          關(guān)鍵字 : ;硬件;

          本文引用地址:http://cafeforensic.com/article/191709.htm

                  <p id="7lbc3"></p><td id="7lbc3"><kbd id="7lbc3"><th id="7lbc3"></th></kbd></td>

                    <td id="7lbc3"><delect id="7lbc3"></delect></td>

                    1 概述


                    --- 隨著容量的增大,F(xiàn)PGA的設(shè)計日益復(fù)雜,設(shè)計成為一個很繁重的任務(wù)。為了使得設(shè)計盡快投入市場,設(shè)計人員需要一種簡易有效的測試工具,以盡可能的縮短測試時間。傳統(tǒng)的在測試復(fù)雜的FPGA設(shè)計時,將會面臨以下幾點問題:1)缺少空余I/O引腳。設(shè)計中器件的選擇依據(jù)設(shè)計規(guī)模而定,通常所選器件的I/O引腳數(shù)目和設(shè)計的需求是恰好匹配的。2)I/O引腳難以引出。設(shè)計者為減小電路板的面積,大都采用細(xì)間距工藝技術(shù),在不改變PCB板布線的情況下引出I/O引腳非常困難。3)外接有改變FPGA設(shè)計中信號原來狀態(tài)的可能,因此難以保證信號的正確性。4)傳統(tǒng)的價格昂貴,將會加重設(shè)計方的經(jīng)濟負(fù)擔(dān)。


                    --- 伴隨著EDA工具的快速發(fā)展,一種新的調(diào)試工具Quartus II 中的 II 滿足了FPGA開發(fā)中硬件調(diào)試的要求,它具有無干擾、便于升級、使用簡單、價格低廉等特點。本文將介紹SignalTap II邏輯分析儀的主要特點和使用流程,并以一個實例介紹該分析儀具體的操作方法和步驟。

                    2 SignalTap II的特點及使用


                    --- SignalTap II嵌入邏輯分析儀集成到Quartus II設(shè)計軟件中,能夠捕獲和顯示可編程單芯片系統(tǒng)(SOPC)設(shè)計中實時信號的狀態(tài),這樣開發(fā)者就可以在整個設(shè)計過程中以系統(tǒng)級的速度觀察硬件和軟件的交互作用。它支持多達1024個通道,采樣深度高達128Kb,每個分析儀均有10級觸發(fā)輸入/輸出,從而增加了采樣的精度。SignalTap II為設(shè)計者提供了業(yè)界領(lǐng)先的SOPC設(shè)計的實時可視性,能夠大大減少驗證過程中所花費的時間。目前SignalTap II邏輯分析儀支持的器件系列包括:APEXT II, APEX20KE, APEX20KC, APEX20K, Cyclone, Excalibur, Mercury, Stratix GX, Stratix。


                    --- SignalTap II將邏輯分析模塊嵌入到FPGA中,如圖1所示。邏輯分析模塊對待測節(jié)點的數(shù)據(jù)進行捕獲,數(shù)據(jù)通過JTAG接口從FPGA傳送到Quartus II軟件中顯示。使用SignalTap II無需額外的邏輯分析設(shè)備,只需將一根JTAG接口的下載電纜連接到要調(diào)試的FPGA器件。SignalTap II對FPGA的引腳和內(nèi)部的連線信號進行捕獲后,將數(shù)據(jù)存儲在一定的RAM塊中。因此,需要用于捕獲的采樣時鐘信號和保存被測信號的一定點數(shù)的RAM塊。


                    --- 使用SignalTap II的一般流程是:設(shè)計人員在完成設(shè)計并編譯工程后,建立SignalTap II (.stp)文件并加入工程、配置STP文件、編譯并下載設(shè)計到FPGA、在Quartus II軟件中顯示被測信號的波形、在測試完畢后將該邏輯分析儀從項目中刪除。以下描述設(shè)置 SignalTap II 文件的基本流程:


                    --- 1.設(shè)置采樣時鐘。采樣時鐘決定了顯示信號波形的分辨率,它的頻率要大于被測信號的最高頻率,否則無法正確反映被測信號波形的變化。SignalTap II在時鐘上升沿將被測信號存儲到緩存。


                    --- 2.設(shè)置被測信號??梢允褂肗ode Finder 中的 SignalTap II 濾波器查找所有預(yù)綜合和布局布線后的SignalTap II 節(jié)點,添加要觀察的信號。邏輯分析器不可測試的信號包括:邏輯單元的進位信號、PLL的時鐘輸出、JTAG引腳信號、LVDS(低壓差分)信號。


                    --- 3.配置采樣深度、確定RAM的大小。SignalTap II所能顯示的被測信號波形的時間長度為Tx,計算公式如下:
                    --- Tx=N×Ts
                    --- N為緩存中存儲的采樣點數(shù),Ts為采樣時鐘的周期。


                    --- 4.設(shè)置buffer acquisition mode。buffer acquisition mode包括循環(huán)采樣存儲、連續(xù)存儲兩種模式。循環(huán)采樣存儲也就是分段存儲,將整個緩存分成多個片段(segment),每當(dāng)觸發(fā)條件滿足時就捕獲一段數(shù)據(jù)。該功能可以去掉無關(guān)的數(shù)據(jù),使采樣緩存的使用更加靈活。


                    --- 5.觸發(fā)級別。SignalTap II支持多觸發(fā)級的觸發(fā)方式,最多可支持10級觸發(fā)。


                    上一頁 1 2 3 下一頁

                    評論


                    相關(guān)推薦

                    技術(shù)專區(qū)