1 常用EDA工具軟件簡介
常用的EDA軟件有加拿大IIT公司推出的EWB(Electronics WorkBench)，在EWB基礎(chǔ)上形成的Multi-sim以及美國Altera公司開發(fā)的Max+Plus。目前，我校EDA實驗室所使用的軟件是美國Al―tera公司開發(fā)的Max+PlusⅡ，所以本文中的例子都是基于此平臺進行的。
Max+PlusⅡ(Multiple Array and Programming Logic Use System)具有windows操作系統(tǒng)的程序界面，采用全菜單操作和鼠標操作方式，是一個方便、易學易用、功能全面的EDA工具。Max+PlusⅡ支持原理圖、VHDL語言和Verilog語言文本文件，以及波形EDIF等格式化的文件作為設(shè)計輸入。使用Max+ PlusⅡ進行電路設(shè)計的流程簡單，經(jīng)過設(shè)計輸入、設(shè)計編譯、設(shè)計仿真、下載即可完成。

2 數(shù)字電子技術(shù)與EDA技術(shù)相結(jié)合的幾點益處
2．1 將數(shù)字電子技術(shù)中難以實現(xiàn)的硬件設(shè)計轉(zhuǎn)換為軟件設(shè)計
在傳統(tǒng)的數(shù)字電子技術(shù)教學中，講授組合邏輯電路設(shè)計時，首先分析設(shè)計要求，按照要求列出真值表；然后進行邏輯函數(shù)表達式的化簡，得出表達形式最簡的輸出函數(shù)表達式，最后畫出邏輯圖。當輸人變量比較少時，這種方法無疑是簡單有效的，但是，當輸入變量比較多時，這種方法就顯得很吃力。下面以設(shè)計8位奇校驗電路為例進行說明。
若采用傳統(tǒng)的設(shè)計方案，首先需要畫出8變量真值表，8變量真值表需要28行(即256行)，這就非常麻煩，而邏輯函數(shù)的化簡更是難上加難。如果借助Max+PlusⅡ軟件，使用VHDL語句，按照8位奇校驗邏輯功能，用軟件方法來實現(xiàn)硬件設(shè)計。8位奇校驗電路的VHDL程序如下所示：