0 引言

短波信道存在多徑時延、多普勒頻移和擴散、高斯白噪聲干擾等復雜現(xiàn)象。為了測試短波通信設備的性能，通常需要進行大量的外場實驗。相比之下，信道模擬器能夠在實驗室環(huán)境下進行類似的性能測試，而且測試費用少、可重復性強，可以縮短設備的研制周期。所以自行研制信道模擬器十分必要。

信道模擬器可選用比較有代表性的 Watterson 信道模型 ( 即高斯散射增益抽頭延遲線模型 ) ，其中一個重要環(huán)節(jié)就是快速產(chǎn)生高斯白噪聲序列，便于在添加多普勒擴展和高斯白噪聲影響時使用。傳統(tǒng)的高斯白噪聲發(fā)生器是在微處理器和 DSP 軟件系統(tǒng)上實現(xiàn)的，其仿真速度比硬件仿真器慢的多。因此，選取 FPGA 硬件平臺設計高斯白噪聲發(fā)生器可以實現(xiàn)全數(shù)字化處理，同時測試費用少、可重復性強、實時性好、速度快，能較好地滿足實驗需求。

本文提出了一種基于 FPGA 的高斯白噪聲序列的快速產(chǎn)生方案。該方案根據(jù)均勻分布和高斯分布之間的映射關系，采用適合在 FPGA 中實現(xiàn)的折線逼近法。該方法實現(xiàn)簡單，快速且占用的硬件資源少，而且采用 VHDL 語言編寫，可移植性強，并可靈活地嵌入調(diào)制解調(diào)器中使用。

1 均勻分布隨機數(shù)發(fā)生

1.1 m 序列發(fā)生器

偽隨機噪聲具有類似隨機噪聲的一些統(tǒng)計特性，且便于重復產(chǎn)生和處理，因此獲得了廣泛的應用。 m 序列就是一種常用的偽隨機序列，該序列又被稱作最長線性反饋移存序列。 m 序列是由線性反饋移位寄存器產(chǎn)生的周期最長的一種序列。如果選用 n 級線性反饋移位寄存器，則 m 序列的周期為 (2n-1) 。對于 m 序列來說，將 n 級線性反饋移位寄存器狀態(tài)看成無符號整數(shù)，則狀態(tài)的取值范圍為 1 ～ (2n-1) ，并且在 m 序列的一個周期內(nèi)，移位寄存器的每種狀態(tài)都會出現(xiàn)且只出現(xiàn)一次，但要注意線性反饋移位寄存器的初始狀態(tài)設定為非零值，并且在給定任意非零初始狀態(tài)時， m 序列的周期都不變。顯然，移位寄存器的狀態(tài)值是服從均勻分布隨機數(shù)。制作 m 序列發(fā)生器時，線性反饋移位寄存器的反饋線連接情況可通過查找本原多項式來得到 ( 系數(shù)為 1 表示對應位有反饋線連接，為 0 表示對應位無反饋線連接 ) 。所以，線性反饋移位寄存器反饋線的數(shù)目以及模 2 加法器的數(shù)目直接決定于本原多項式的項數(shù)。為降低硬件資源的消耗，設計時可選取項數(shù)少的本原多項式。為了使偽隨機序列的周期足夠長以滿足設計要求，采用的本原多項式為： x18+x7+1 ，即用一個 18 級線性反饋移位寄存器就可產(chǎn)生周期為 (218-1) 的 m 序列。其連線如圖 1 所示。

1.2 降低相關性模塊