5.讀內(nèi)部RAM和SFR，包括讀“字節(jié)”和讀“位”。此進程為一純組合邏輯電路。RAM和SFR任何單元的內(nèi)容的改變均可以啟動該進程，同時地址信號也是進程的敏感信號之一。每一次讀的過程會讀到兩個值，一個是“字節(jié)”數(shù)據(jù)，一個是“位”數(shù)據(jù)，至于狀態(tài)機在指令的執(zhí)行過程中會使用“字節(jié)”數(shù)據(jù)還是“位”數(shù)據(jù)，由狀態(tài)機根據(jù)當前指令自己決定。

6.根據(jù)狀態(tài)機發(fā)出的各種多路選擇器的值，輸出相應(yīng)的地址和數(shù)據(jù)的值。多路選擇器的作用是根據(jù)狀態(tài)機的指示，即時的輸出內(nèi)部RAM的地址、內(nèi)部RAM數(shù)據(jù)（包括“位”數(shù)據(jù)和“字節(jié)”數(shù)據(jù)）、外部RAM的地址等。

7.計算下一個指令指針的值。它根據(jù)狀態(tài)機的指示，實現(xiàn)對程序計數(shù)器值的改寫。

control_fsm模塊的作用則很單一，就是實現(xiàn)指令系統(tǒng)。不過需要說明的是，這個狀態(tài)機在接收到來自control_mem模塊的有關(guān)中斷源有變化的信號時，它會優(yōu)先發(fā)出控制指令，指示control_mem模塊改變指令指針的值，進入中斷。沒有中斷發(fā)生的時候，它就會根據(jù)程序存儲器的指令來運作。關(guān)于指令狀態(tài)機的設(shè)計細節(jié)讀者可以參閱參考文獻【4】。

3.5.外圍存儲器模塊的實現(xiàn)

由于對存儲器容量在不同的場合有不同的要求，且實現(xiàn)的方式多種多樣，故本設(shè)計才把整個設(shè)計分為MCS-51內(nèi)核和存儲器兩個大的部分。這樣做一方面可以方便裁減，使IP核可以在更多的可編程器件上綜合；另外實現(xiàn)起來也相對容易。

MAX+ plusⅡ中為了增加原件庫的靈活性，為一些常用的功能模塊提供了參數(shù)化的元件，這些元件的規(guī)模以及具體功能可以由用戶直接指定，如同可編程元件。這一類元件就是MAX+ plusⅡ中的LPM，即――可調(diào)參數(shù)元件。利用LPM所提供的RAM、ROM例化設(shè)計文件，設(shè)計實現(xiàn)了128字節(jié)內(nèi)部RAM和4k ROM模塊，其中ROM模塊是一個空結(jié)構(gòu)實體，在有內(nèi)部程序時換成相應(yīng)的結(jié)構(gòu)。內(nèi)部程序必須以ASCII碼形式或十六進制形式的文件寫入，表明每個地址的初始值，用于設(shè)計的仿真和綜合。

4.功能仿真

下面通過幾條簡單的指令，來對所設(shè)計的IP核進行軟件仿真。幾條仿真的指令助記符和指令的操作碼、操作數(shù)、字節(jié)數(shù)、周期數(shù)如下表1所示。仿真的結(jié)果如圖5所示。圖中rom_data_i表示的程序存儲器中的數(shù)據(jù)；rom_adr_o是程序計數(shù)器PC的值；state_i為芯片內(nèi)部信號，指示的是指令執(zhí)行的狀態(tài)，“7”表示在取指令狀態(tài)，其他值為執(zhí)行狀態(tài)。acc_o是內(nèi)部寄存器ACC的值。從圖中可以清楚的看到各信號的變化。

表1 仿真指令表

圖4 8051－Core軟件仿真圖

5 結(jié)束語

嵌入式微處理器具有廣泛的應(yīng)用前景，特別是隨著信息技術(shù)的發(fā)展，信息安全性和可靠性正逐步受到人們的重視。在FPGA的可用門和性能對高檔功能的支持中，IP核的價值正在充分展現(xiàn)。IP核已成為有效地進行大規(guī)模設(shè)計和縮短設(shè)計時間的基礎(chǔ)。因此，積極開發(fā)具有自主知識產(chǎn)權(quán)的IP模塊，在SoC領(lǐng)域占有一席之地，即符合我國國情，有具有重要意義。本課題設(shè)計出的MSC－51系列單片機IP核不僅通過了軟件仿真，而且其功能已經(jīng)通過了硬件測試，所以其不僅是一個成熟的軟IP核，也是一個成熟的硬IP核。

本項目經(jīng)濟效益：本IP核主要應(yīng)用于SoC中，向相關(guān)有償機構(gòu)購買類似IP核一次的使用價格在3美元左右，但是附帶開發(fā)工具在300美元左右，本IP核完全利用免費版本的MAX+plusⅡ進行設(shè)計以及后期使用，因此若本IP核應(yīng)用3000次，那么項目的經(jīng)濟效益在8萬元左右。

本文作者創(chuàng)新點：本次要設(shè)計的兼容MCS－51單片機IP核有以下特色：1.完全同步的設(shè)計，系統(tǒng)在統(tǒng)一的時鐘下工作。2.指令集與工業(yè)標準的MCS-51系列單片機完全兼容。3.指令周期較原MCS-51系列大幅提高，所有指令都可在1到4個時鐘周期內(nèi)完成，時鐘周期只與所選用的FPGA/CPLD芯片的延時有關(guān)，而與設(shè)計無關(guān)。4.沒有復用的I/O口。5.IP核升級方便，對于不需要的部件可以任意裁減。