2．2 控制電路設(shè)計(jì)
整個(gè)系統(tǒng)由FPGA控制，選用Xilinx公司產(chǎn)品Spartan3，該器件功能強(qiáng)大而且價(jià)格便宜。Spartan3主要完成發(fā)現(xiàn)被測(cè)信號(hào)，控制AD電路對(duì)鑒相器的輸出電壓進(jìn)行采樣，之后通過運(yùn)算完成目標(biāo)信號(hào)頻率的測(cè)量，測(cè)量結(jié)果通過74HC245輸出到下級(jí)電路。
2．3 軟件編程
整個(gè)系統(tǒng)首先檢測(cè)到目標(biāo)信號(hào)的同步信號(hào)，控制AD電路進(jìn)行采樣，將電壓采樣結(jié)果作為查尋地址送到ROM查表得出頻率。建立ROM查詢表，用安捷倫公司的微波信號(hào)源產(chǎn)生1．4～2．0 GHz的標(biāo)準(zhǔn)信號(hào)，將AD8302的相位輸出采樣電壓作為地址，與相應(yīng)頻率對(duì)應(yīng)即可。由于AD8302在電壓輸出最大值與最小值附近線性性不是很理想，因此需要選擇兩路輸出電壓中合適的一路進(jìn)行查表計(jì)算，并通過比較兩路電壓
以解模糊得到正確結(jié)果。最后將計(jì)算得出的頻率輸出到下級(jí)電路。整個(gè)程序的流程圖如圖6所示。

編程采用VHDL語言，主要部分是判斷相位差屬于-180°～0°還是0°～+180°，之后選取合適的一路輸出電壓作為地址進(jìn)行尋址。舉例來說，兩片AD8302的輸出如圖7，比如+60°與60°的解模糊，從圖中可見+60°時(shí) I路大于0．9 V，Q路小于0．9 V；-60°時(shí) I路、Q路均大于0．9 V，同時(shí)I路小于Q路。這樣，可以根據(jù)I路、Q路和中間值0．9 V三者的關(guān)系來確定正確結(jié)果。

2．4 整體電路實(shí)現(xiàn)
由于本系統(tǒng)需要與其他部件組合使用，因此體積需要盡可能小。元器件全部采用縮小體積表面封裝，并加裝金屬外殼以減少外界干擾。延遲線選用的同軸電纜長(zhǎng)度相差285 cm，在輸入信號(hào)頻率變化時(shí)可得到理想的電壓變化。圖8所示為完整的測(cè)頻接收機(jī)實(shí)物圖。

3 測(cè)試結(jié)果
系統(tǒng)測(cè)試選用安捷倫公司的微波信號(hào)源，輸出信號(hào)頻率范圍14～20 GHz，幅度為-20 dBmo經(jīng)過測(cè)試，本系統(tǒng)測(cè)頻范圍為1.4～2．0GHz，測(cè)量精度達(dá)到10MHz，動(dòng)態(tài)范圍為-36～10dBm，性能良好。

4 結(jié)論
文中介紹了AD8302的典型應(yīng)用，根據(jù)A08302的鑒相功能設(shè)計(jì)了IFM接收機(jī)，并制作了系統(tǒng)對(duì)電路進(jìn)行驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，根據(jù)AD8302設(shè)計(jì)的IFM接收機(jī)具有良好的測(cè)頻功能，簡(jiǎn)化了系統(tǒng)設(shè)計(jì)。為了提高系統(tǒng)的性能，可以增加AD的有效位數(shù)，或者自己搭建比較器電路，經(jīng)過改良，可以進(jìn)一步提高測(cè)頻精度和測(cè)頻范圍。